-
公开(公告)号：CN118280839A
公开(公告)日：2024-07-02
申请号：CN202410262143.3
申请日：2024-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 根据本申请的一些实施例，公开了一种半导体器件和制造该半导体器件的方法。该方法包括：在衬底上形成多晶硅结构，在多晶硅结构上沉积第一间隔件层，在第一间隔件层上沉积第二间隔件层，在衬底上形成S/D区，去除第二间隔件层，在第一间隔件层上和S/D区上沉积第三间隔件层，在第三间隔件层上沉积ESL，在蚀刻停止层上沉积ILD层，并且用围绕纳米结构层的栅极结构替换多晶硅结构。
-
公开(公告)号：CN115579361A
公开(公告)日：2023-01-06
申请号：CN202210962225.X
申请日：2022-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L21/8234 , B82Y10/00
Abstract: 一种集成电路装置，包括基板、基板之上第一纳米结构通道及基板与第一纳米结构通道之间的第二纳米结构通道。内间隔物位于第一纳米结构通道与第二纳米结构通道之间。栅极结构抵接第一纳米结构通道、第二纳米结构通道与内间隔物。衬层位于内间隔物与栅极结构之间。
-
公开(公告)号：CN115346922A
公开(公告)日：2022-11-15
申请号：CN202210719174.8
申请日：2022-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/06
Abstract: 本发明的实施例提供了集成电路及其形成方法。集成电路包括第一纳米结构晶体管，第一纳米结构晶体管包括：多个第一半导体纳米结构，位于衬底上方；和源极/漏极区，与每个第一半导体纳米结构接触。集成电路包括第二纳米结构晶体管，第二纳米结构晶体管包括：多个第二半导体纳米结构；和第二源极/漏极区，与一个或者多个第二半导体纳米结构接触，但是不与一个或者多个其他第二半导体纳米结构接触。
-
公开(公告)号：CN118522754A
公开(公告)日：2024-08-20
申请号：CN202410498909.8
申请日：2024-04-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 器件包括：半导体沟道的堆叠件；栅极结构，包裹半导体沟道；源极/漏极区域，邻接半导体沟道；源极/漏极接触件，位于源极/漏极区域上；以及栅极间隔件，位于源极/漏极接触件和栅极结构之间。栅极间隔件包括：第一间隔件层，与栅极结构接触；以及第二间隔件层，位于第一间隔件层和源极/漏极接触件之间，第二间隔件层具有位于堆叠件上的第一部分和位于第一部分上的第二部分，第二部分薄于第一部分。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115881770A
公开(公告)日：2023-03-31
申请号：CN202210989882.3
申请日：2022-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 提供了形成半导体器件结构的方法。半导体器件结构包括在垂直方向上堆叠在衬底上方的多个第一纳米结构。半导体器件结构包括邻近第一纳米结构形成的第一底层，以及形成在第一底层上方的第一绝缘层。半导体器件结构包括形成在第一绝缘层上方的第一源极/漏极(S/D)结构，并且第一绝缘层与第一纳米结构中的一个直接接触。本申请的实施例还涉及半导体器件结构。
-
Patent Agency Ranking
公开(公告)号：CN119300409A
公开(公告)日：2025-01-10
申请号：CN202411301710.8
申请日：2024-09-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体结构及其形成方法。在实施例中，示例性半导体结构包括第一晶体管。第一晶体管包括：第一栅极结构，包裹设置在衬底上方的多个第一纳米结构；第一源极/漏极部件，电耦合至多个第一纳米结构的最顶部纳米结构，并且通过第一介电层与多个第一纳米结构的最底部纳米结构隔离；以及第一半导体层，设置在衬底和第一源极/漏极部件之间，其中，第一源极/漏极部件与第一半导体层的顶面直接接触。本申请的实施例还涉及半导体结构及其形成方法和晶体管。
-
公开(公告)号：CN116741834A
公开(公告)日：2023-09-12
申请号：CN202310546205.9
申请日：2023-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 公开了具有背侧接触结构的半导体器件及其制造方法。半导体器件包括：第一和第二S/D区域；纳米结构半导体层的堆叠件，与第一S/D区域相邻设置；栅极结构，围绕每个纳米结构半导体层；第一对间隔件，设置在第一S/D区域的相对侧壁上；第二对间隔件，设置在第二S/D区域的相对侧壁上；第三对间隔件，设置在栅极结构的相对侧壁上；第一接触结构，设置在第一S/D区域的第一表面上；以及第二接触结构，设置在第一S/D区域的第二表面上。第一表面和第二表面彼此相对。第一对间隔件设置在第二接触结构的相对侧壁上。
-
公开(公告)号：CN115842037A
公开(公告)日：2023-03-24
申请号：CN202210585879.5
申请日：2022-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/088
Abstract: 提供了用于形成半导体器件结构的方法。半导体器件结构包括多个第一纳米结构，其沿着垂直方向堆叠在衬底上方。半导体器件结构还包括：第一底层，其形成为邻接第一纳米结构；以及第一介电衬垫层，其形成在第一底层上方，并且邻接第一纳米结构。半导体器件结构还包括第一源极/漏极(S/D)结构，其形成在介电衬垫层上方，并且第一S/D结构通过第一介电衬垫层与第一底层隔离。
-
公开(公告)号：CN119300460A
公开(公告)日：2025-01-10
申请号：CN202411294281.6
申请日：2024-09-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 器件包括：衬底，具有半导体鳍；半导体沟道堆叠件，位于衬底上并且定位在鳍上方；栅极结构，包裹半导体沟道；源极/漏极，邻接半导体沟道；内部间隔件，定位在半导体沟道堆叠件和鳍之间；未掺杂半导体层，垂直邻近源极/漏极并且横向邻近鳍；以及隔离结构，隔离结构横向围绕未掺杂半导体层，隔离结构位于源极/漏极和内部间隔件之间。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN118156309A
公开(公告)日：2024-06-07
申请号：CN202410178557.8
申请日：2024-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 器件包括：纳米结构的堆叠件；栅极结构，栅极结构包裹纳米结构；隔离区域，沿第一方向位于纳米结构的堆叠件和与其相邻的另一纳米结构的堆叠件之间；源极/漏极区域，源极/漏极区域邻接纳米结构中的至少一个；以及间隔件层，间隔件层位于栅极结构的侧壁上和源极/漏极区域的侧壁上，间隔件层沿第一方向覆盖源极/漏极区域和另一晶体管的相邻源极/漏极区域之间的区。本申请的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.025 seconds)
