-
公开(公告)号：CN106158579B
公开(公告)日：2019-04-26
申请号：CN201510133497.9
申请日：2015-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/8234 , H01L27/088
Abstract: 本发明提供了半导体器件及其制造方法。通过最初形成相互共面的第一掺杂区和第二掺杂区来形成垂直全环栅器件。在第一掺杂区和第二掺杂区上方形成沟道层，并且在沟道层上方形成第三掺杂区。形成第四掺杂区，以使第四掺杂区与第三掺杂区共面，以及图案化第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和沟道层，以形成第一纳米线和第二纳米线，然后，第一纳米线和第二纳米线被用于形成垂直全环栅器件。
-
公开(公告)号：CN106158579A
公开(公告)日：2016-11-23
申请号：CN201510133497.9
申请日：2015-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/8234 , H01L27/088
CPC classification number: H01L27/0924 , H01L21/823885 , H01L23/544 , H01L27/088 , H01L27/092 , H01L29/0676 , H01L29/42356 , H01L29/42392 , H01L29/66666 , H01L29/66742 , H01L29/7827 , H01L29/785 , H01L29/78642 , H01L2029/7858 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了半导体器件及其制造方法。通过最初形成相互共面的第一掺杂区和第二掺杂区来形成垂直全环栅器件。在第一掺杂区和第二掺杂区上方形成沟道层，并且在沟道层上方形成第三掺杂区。形成第四掺杂区，以使第四掺杂区与第三掺杂区共面，以及图案化第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和沟道层，以形成第一纳米线和第二纳米线，然后，第一纳米线和第二纳米线被用于形成垂直全环栅器件。
-
公开(公告)号：CN105990431B
公开(公告)日：2019-04-12
申请号：CN201510093042.9
申请日：2015-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L23/488 , H01L27/092 , H01L21/336 , H01L21/8238
Abstract: 本发明提供了晶体管、集成电路和制造集成电路的方法。在各个实施例中，晶体管包括源电极、至少一个半导体沟道、栅电极、漏电极和漏极焊盘。源电极设置在衬底中。半导体沟道基本垂直于源电极延伸。栅电极环绕半导体沟道。漏电极设置在半导体沟道的顶部上。漏极焊盘设置在漏电极上，其中，漏极焊盘包括多个导电层。
-
公开(公告)号：CN105990431A
公开(公告)日：2016-10-05
申请号：CN201510093042.9
申请日：2015-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L23/488 , H01L27/092 , H01L21/336 , H01L21/8238
CPC classification number: H01L27/092 , H01L21/28518 , H01L21/28568 , H01L21/76834 , H01L21/76885 , H01L21/823814 , H01L21/823871 , H01L21/823885 , H01L23/485 , H01L29/0676 , H01L29/41741 , H01L29/42356 , H01L29/45 , H01L29/7827 , H01L29/78642 , H01L2924/0002 , H01L2924/00 , H01L23/488 , H01L29/66666
Abstract: 本发明提供了晶体管、集成电路和制造集成电路的方法。在各个实施例中，晶体管包括源电极、至少一个半导体沟道、栅电极、漏电极和漏极焊盘。源电极设置在衬底中。半导体沟道基本垂直于源电极延伸。栅电极环绕半导体沟道。漏电极设置在半导体沟道的顶部上。漏极焊盘设置在漏电极上，其中，漏极焊盘包括多个导电层。
-
-
-
Search Results
4
records
(took 0.023 seconds)
