-
公开(公告)号：CN119300409A
公开(公告)日：2025-01-10
申请号：CN202411301710.8
申请日：2024-09-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了半导体结构及其形成方法。在实施例中，示例性半导体结构包括第一晶体管。第一晶体管包括：第一栅极结构，包裹设置在衬底上方的多个第一纳米结构；第一源极/漏极部件，电耦合至多个第一纳米结构的最顶部纳米结构，并且通过第一介电层与多个第一纳米结构的最底部纳米结构隔离；以及第一半导体层，设置在衬底和第一源极/漏极部件之间，其中，第一源极/漏极部件与第一半导体层的顶面直接接触。本申请的实施例还涉及半导体结构及其形成方法和晶体管。
-
公开(公告)号：CN116825715A
公开(公告)日：2023-09-29
申请号：CN202310684955.2
申请日：2023-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本公开描述了一种在晶圆边缘上形成具有氧化物结构的半导体结构的方法。该方法包括在第一衬底上形成器件层，在器件层上形成互连层，在互连层的顶表面上并沿着互连层的侧壁表面形成氧化物结构，在氧化物结构和互连层上形成接合层，以及用接合层将器件层接合到第二衬底。本申请的实施例还公开了一种半导体结构。
-
公开(公告)号：CN115763347A
公开(公告)日：2023-03-07
申请号：CN202210935524.4
申请日：2022-08-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/683
Abstract: 制造半导体器件结构的方法包括将器件衬底接合至第一剥离层。第一剥离层设置在第一载体衬底上，并且器件衬底具有面向第一载体衬底的第一侧和与第一侧相对的第二侧。器件衬底具有第一宽度。对器件衬底执行前段制程(FEOL)工艺和后段制程(BEOL)工艺。将具有第二剥离层的第二载体衬底接合在器件衬底的第二侧上。通过去除第一剥离层来去除第一载体衬底。在去除第一载体衬底之后，器件衬底的宽度保持第一宽度。
-
公开(公告)号：CN114883263A
公开(公告)日：2022-08-09
申请号：CN202210237891.7
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明公开一种半导体装置。例示性半导体装置包括：形成在导电部件上方的介电层、形成在介电层上方的半导体堆叠物、第一金属栅极结构及第二金属栅极结构以及第一外延部件。半导体堆叠物包括向上堆叠且彼此分离的半导体层。第一金属栅极结构及第二金属栅极结构形成在半导体堆叠物的通道区域上方。第一金属栅极结构及第二金属栅极结构围绕半导体堆叠物的每个半导体层。第一外延部件设置在介于第一金属栅极结构及第二金属栅极结构之间且在半导体堆叠物的第一源极/漏极区域上方。第一外延部件延伸穿过介电层且接触导电部件。
-
公开(公告)号：CN113178444A
公开(公告)日：2021-07-27
申请号：CN202110185545.4
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 半导体晶体管器件包括沟道结构、栅极结构、第一源极/漏极外延结构、第二源极/漏极外延结构、栅极接触件和背侧源极/漏极接触件。该栅极结构包裹沟道结构。该第一源极/漏极外延结构和该第二源极/漏极外延结构布置在沟道结构的相对端部上。该栅极接触件布置在栅极结构上。该背侧源极/漏极接触件布置在第一源极/漏极外延结构下方。该第一源极/漏极外延结构具有与背侧源极/漏极接触件接触的凹底面。本申请的实施例还涉及形成半导体晶体管器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN112018040A
公开(公告)日：2020-12-01
申请号：CN202010128436.4
申请日：2020-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供集成电路装置的形成方法。本发明实施例的方法包括接收基板，其包括第一半导体层、第二半导体层、与第三半导体层；形成多个鳍状物于第三半导体层上；形成沟槽于两个鳍状物之间；沉积虚置材料于沟槽中；形成栅极结构于鳍状物的通道区上；形成源极/漏极结构于鳍状物的源极/漏极区上；接合基板至承载晶圆上；移除第一半导体层与第二半导体层以露出虚置材料；移除沟槽中的虚置材料；沉积导电材料于沟槽中；以及接合基板至硅基板，使导电材料接触硅基板。沟槽延伸穿过第三半导体层，且具有下表面于第二半导体层上。
-
公开(公告)号：CN113451211A
公开(公告)日：2021-09-28
申请号：CN202110585420.0
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置及其制造方法，该制造方法包括：对半导体工件施行化学机械研磨制程，半导体工件包括纳米片区域，纳米片区域具有第一类型的半导体材料与第二类型的半导体材料的交替层。上述方法还包括：当第一类型的半导体材料被第二类型的半导体材料覆盖时，停止化学机械研磨制程；将纳米片区域图形化，以形成纳米片堆叠物；形成隔离结构而围绕纳米片堆叠物；从纳米片堆叠物移除第二类型的半导体材料的顶层；将隔离结构凹陷；以及在纳米片堆叠物的上方形成栅极结构。
-
公开(公告)号：CN113206142A
公开(公告)日：2021-08-03
申请号：CN202110296383.1
申请日：2021-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/423 , H01L29/78 , H01L27/092
Abstract: 本公开的各种实施例是针对集成芯片，其包括分别从半导体基板垂直延伸的第一鳍片结构及第二鳍片结构。第一鳍片结构沿着第一方向横向延伸且具有第一宽度。第二鳍片结构沿着第一方向横向延伸且具有小于第一宽度的第二宽度。多个第一纳米结构位于第一鳍片结构的正上方且与第一鳍片结构垂直地分隔一不为零的距离。栅极电极沿着实质上垂直于第一方向的第二方向连续地横向延伸。栅极电极位于第一鳍片结构及第二鳍片结构的正上方，且包绕所述多个第一纳米结构。
-
公开(公告)号：CN105225960B
公开(公告)日：2019-06-11
申请号：CN201410445852.1
申请日：2014-09-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/42392 , H01L21/31053 , H01L21/31144 , H01L21/823487 , H01L21/823885 , H01L29/0649 , H01L29/66666 , H01L29/7827
Abstract: 根据示例性实施例，本发明提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；提供具有位于衬底上方的源极、沟道和漏极的垂直结构；通过氧化来缩小源极和沟道；在垂直结构的漏极上方形成金属层；以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。
-
公开(公告)号：CN105225960A
公开(公告)日：2016-01-06
申请号：CN201410445852.1
申请日：2014-09-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/42392 , H01L21/31053 , H01L21/31144 , H01L21/823487 , H01L21/823885 , H01L29/0649 , H01L29/66666 , H01L29/7827
Abstract: 根据示例性实施例，本发明提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；提供具有位于衬底上方的源极、沟道和漏极的垂直结构；通过氧化来缩小源极和沟道；在垂直结构的漏极上方形成金属层；以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.026 seconds)
