-
公开(公告)号：CN118280839A
公开(公告)日：2024-07-02
申请号：CN202410262143.3
申请日：2024-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 根据本申请的一些实施例，公开了一种半导体器件和制造该半导体器件的方法。该方法包括：在衬底上形成多晶硅结构，在多晶硅结构上沉积第一间隔件层，在第一间隔件层上沉积第二间隔件层，在衬底上形成S/D区，去除第二间隔件层，在第一间隔件层上和S/D区上沉积第三间隔件层，在第三间隔件层上沉积ESL，在蚀刻停止层上沉积ILD层，并且用围绕纳米结构层的栅极结构替换多晶硅结构。
-
公开(公告)号：CN119153468A
公开(公告)日：2024-12-17
申请号：CN202411152288.4
申请日：2024-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/78 , H01L29/423 , H01L29/417 , H01L21/77
Abstract: 器件包括：衬底；半导体沟道堆叠件，位于衬底上；栅极结构，包裹半导体沟道；源极/漏极区域，邻接半导体沟道；以及混合结构，位于源极/漏极区域和衬底之间。混合结构包括：第一半导体层，位于源极/漏极区域下方；以及隔离区域，从第一半导体层的上表面垂直延伸至第一半导体层的底面之上的层级。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115579361A
公开(公告)日：2023-01-06
申请号：CN202210962225.X
申请日：2022-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L21/8234 , B82Y10/00
Abstract: 一种集成电路装置，包括基板、基板之上第一纳米结构通道及基板与第一纳米结构通道之间的第二纳米结构通道。内间隔物位于第一纳米结构通道与第二纳米结构通道之间。栅极结构抵接第一纳米结构通道、第二纳米结构通道与内间隔物。衬层位于内间隔物与栅极结构之间。
-
公开(公告)号：CN115346922A
公开(公告)日：2022-11-15
申请号：CN202210719174.8
申请日：2022-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/06
Abstract: 本发明的实施例提供了集成电路及其形成方法。集成电路包括第一纳米结构晶体管，第一纳米结构晶体管包括：多个第一半导体纳米结构，位于衬底上方；和源极/漏极区，与每个第一半导体纳米结构接触。集成电路包括第二纳米结构晶体管，第二纳米结构晶体管包括：多个第二半导体纳米结构；和第二源极/漏极区，与一个或者多个第二半导体纳米结构接触，但是不与一个或者多个其他第二半导体纳米结构接触。
-
公开(公告)号：CN114864579A
公开(公告)日：2022-08-05
申请号：CN202210330288.3
申请日：2022-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L29/06
Abstract: 本公开提出一种半导体装置。半导体装置包括基板；第一与第二源极/漏极结构位于基板上；第一与第二半导体层，位于第一与第二源极/漏极结构之间；以及栅极位于第一与第二源极/漏极结构之间。栅极的一部分更位于第一与第二半导体层之间。此外，半导体装置包括第一与第二内侧间隔物。第一内侧间隔物位于第一与第二半导体层之间，且更位于栅极的部分与第一源极/漏极结构的部分之间。第一源极/漏极结构的部分位于第一与第二半导体层之间。第一内侧间隔物具有U形轮廓。第二内侧间隔物位于第一内侧间隔物与第一源极/漏极结构的部分之间。
-
Patent Agency Ranking
公开(公告)号：CN113764344A
公开(公告)日：2021-12-07
申请号：CN202110735233.6
申请日：2021-06-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种半导体装置的制造方法，包括提供具有半导体通道层和设置于半导体通道层之间的多层外延层的一鳍片。多层外延层包括设置于第二、第三外延层之间的第一外延层。第一外延层具有第一蚀刻速率，第二和第三外延层具有大于第一蚀刻速率的第二蚀刻速率。方法还包括横向蚀刻第一、第二和第三外延层，以在多层外延层的相对侧表面上提供外凸的侧壁轮廓。方法还包括在相邻半导体通道层之间形成内部间隔物。内部间隔物沿着第一内部间隔物侧壁表面与多层外延层的外凸的侧壁轮廓相接。方法还包括用一栅极结构的一部分替代每一个多层外延层。
-
公开(公告)号：CN113725277A
公开(公告)日：2021-11-30
申请号：CN202110377536.5
申请日：2021-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L27/088
Abstract: 本发明的半导体装置包括有源区、多个通道部件的垂直堆叠、栅极结构、底部介电结构、源极/漏极结构和锗层，有源区包括通道区以及与通道区相邻的源极/漏极区。多个通道部件的垂直堆叠位于通道区上。栅极结构位于通道部件的垂直堆叠周围与之上。底部介电结构位于源极/漏极区上。源极/漏极结构位于底部介电结构上。锗层位于底部介电结构与源极/漏极区之间。
-
公开(公告)号：CN118522754A
公开(公告)日：2024-08-20
申请号：CN202410498909.8
申请日：2024-04-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 器件包括：半导体沟道的堆叠件；栅极结构，包裹半导体沟道；源极/漏极区域，邻接半导体沟道；源极/漏极接触件，位于源极/漏极区域上；以及栅极间隔件，位于源极/漏极接触件和栅极结构之间。栅极间隔件包括：第一间隔件层，与栅极结构接触；以及第二间隔件层，位于第一间隔件层和源极/漏极接触件之间，第二间隔件层具有位于堆叠件上的第一部分和位于第一部分上的第二部分，第二部分薄于第一部分。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115881770A
公开(公告)日：2023-03-31
申请号：CN202210989882.3
申请日：2022-08-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 提供了形成半导体器件结构的方法。半导体器件结构包括在垂直方向上堆叠在衬底上方的多个第一纳米结构。半导体器件结构包括邻近第一纳米结构形成的第一底层，以及形成在第一底层上方的第一绝缘层。半导体器件结构包括形成在第一绝缘层上方的第一源极/漏极(S/D)结构，并且第一绝缘层与第一纳米结构中的一个直接接触。本申请的实施例还涉及半导体器件结构。
-
公开(公告)号：CN115566044A
公开(公告)日：2023-01-03
申请号：CN202210938017.6
申请日：2022-08-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/78 , H01L21/336
Abstract: 一种半导体装置结构，包含多个半导体层，并具有第一组半导体层、设置于第一组半导体层上且与之对准的第二组半导体层、设置于第二组半导体层上且与之对准的第三组半导体层。所述结构还包含第一源极/漏极外延部件，其与第一组半导体层的第一数量的半导体层接触，以及第二源极/漏极外延部件，其与第三组半导体层的第二数量的半导体层接触。所述第一组半导体层的第一数量的半导体层与第三组半导体层的第二数量的半导体层不同。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.028 seconds)
