公开(公告)号：CN104733321A

公开(公告)日：2015-06-24

申请号：CN201410120011.3

申请日：2014-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  蔡庆威 ,  王景祺

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L21/823431 ,  H01L21/76224 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/6681 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种用于制造鳍式场效应晶体管（FinFET）器件的方法，该方法包括在衬底上方形成第一介电层，以及然后蚀刻第一介电层和衬底以形成第一鳍和第二鳍。沿着第一鳍和第二鳍的侧壁形成第二介电层。在第一鳍和第二鳍的上方沉积保护层。去除位于第二鳍上的保护层的一部分和第一介电层，且然后对第二鳍凹进以形成沟槽。在沟槽中外延生长半导体材料层。去除保护层以显露第一鳍和第二鳍。

公开(公告)号：CN104733321B

公开(公告)日：2017-11-24

申请号：CN201410120011.3

申请日：2014-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  蔡庆威 ,  王景祺

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L21/823431 ,  H01L21/76224 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/6681

Abstract: 本发明提供了一种用于制造鳍式场效应晶体管（FinFET）器件的方法，该方法包括在衬底上方形成第一介电层，以及然后蚀刻第一介电层和衬底以形成第一鳍和第二鳍。沿着第一鳍和第二鳍的侧壁形成第二介电层。在第一鳍和第二鳍的上方沉积保护层。去除位于第二鳍上的保护层的一部分和第一介电层，且然后对第二鳍凹进以形成沟槽。在沟槽中外延生长半导体材料层。去除保护层以显露第一鳍和第二鳍。

公开(公告)号：CN105428315A

公开(公告)日：2016-03-23

申请号：CN201510349959.0

申请日：2015-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王景祺 ,  李建志 ,  江典蔚 ,  蔡庆威 ,  王志庆 ,  何炯煦 ,  谢文兴

IPC: H01L21/8234 ,  H01L27/088 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L27/088 ,  H01L21/283 ,  H01L21/30604 ,  H01L21/31 ,  H01L21/76897 ,  H01L21/823487 ,  H01L23/528 ,  H01L29/0649 ,  H01L29/42356 ,  H01L29/45 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7845 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L21/8234

Abstract: 本发明提供一种串联晶体管结构，包括：第一源极、第一沟道-漏极结构、第二沟道-漏极结构、栅极介电层、栅极、第一漏极焊盘和第二漏极焊盘。第一源极位于衬底上方。第一沟道-漏极结构位于第一源极上方并且包括第一源极上方的第一沟道和第一漏极。第二沟道-漏极结构位于第一源极上方，并且基本平行于第一沟道-漏极结构，并且包括第一源极上方的第二沟道和第二漏极。栅极介电层围绕第一沟道和第二沟道。栅极围绕栅极介电层。第一漏极焊盘位于第一漏极上方并与第一漏极接触。第二漏极焊盘位于第二漏极上方并与第二漏极接触，其中，第一漏极焊盘和第二漏极焊盘彼此分离。本发明还涉及串联晶体管结构及其制造方法。

公开(公告)号：CN106158579B

公开(公告)日：2019-04-26

申请号：CN201510133497.9

申请日：2015-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈竑霖 ,  陈仕承 ,  谢明山 ,  王景祺 ,  连万益 ,  王志豪

IPC: H01L21/02 ,  H01L21/8234 ,  H01L27/088

Abstract: 本发明提供了半导体器件及其制造方法。通过最初形成相互共面的第一掺杂区和第二掺杂区来形成垂直全环栅器件。在第一掺杂区和第二掺杂区上方形成沟道层，并且在沟道层上方形成第三掺杂区。形成第四掺杂区，以使第四掺杂区与第三掺杂区共面，以及图案化第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和沟道层，以形成第一纳米线和第二纳米线，然后，第一纳米线和第二纳米线被用于形成垂直全环栅器件。

公开(公告)号：CN105428315B

公开(公告)日：2018-09-11

申请号：CN201510349959.0

申请日：2015-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王景祺 ,  李建志 ,  江典蔚 ,  蔡庆威 ,  王志庆 ,  何炯煦 ,  谢文兴

IPC: H01L21/8234 ,  H01L27/088 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种串联晶体管结构，包括：第一源极、第一沟道‑漏极结构、第二沟道‑漏极结构、栅极介电层、栅极、第一漏极焊盘和第二漏极焊盘。第一源极位于衬底上方。第一沟道‑漏极结构位于第一源极上方并且包括第一源极上方的第一沟道和第一漏极。第二沟道‑漏极结构位于第一源极上方，并且基本平行于第一沟道‑漏极结构，并且包括第一源极上方的第二沟道和第二漏极。栅极介电层围绕第一沟道和第二沟道。栅极围绕栅极介电层。第一漏极焊盘位于第一漏极上方并与第一漏极接触。第二漏极焊盘位于第二漏极上方并与第二漏极接触，其中，第一漏极焊盘和第二漏极焊盘彼此分离。本发明还涉及串联晶体管结构及其制造方法。

公开(公告)号：CN106158579A

公开(公告)日：2016-11-23

申请号：CN201510133497.9

申请日：2015-03-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈竑霖 ,  陈仕承 ,  谢明山 ,  王景祺 ,  连万益 ,  王志豪

IPC: H01L21/02 ,  H01L21/8234 ,  H01L27/088

CPC classification number: H01L27/0924 ,  H01L21/823885 ,  H01L23/544 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0676 ,  H01L29/42356 ,  H01L29/42392 ,  H01L29/66666 ,  H01L29/66742 ,  H01L29/7827 ,  H01L29/785 ,  H01L29/78642 ,  H01L2029/7858 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了半导体器件及其制造方法。通过最初形成相互共面的第一掺杂区和第二掺杂区来形成垂直全环栅器件。在第一掺杂区和第二掺杂区上方形成沟道层，并且在沟道层上方形成第三掺杂区。形成第四掺杂区，以使第四掺杂区与第三掺杂区共面，以及图案化第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和沟道层，以形成第一纳米线和第二纳米线，然后，第一纳米线和第二纳米线被用于形成垂直全环栅器件。