Patent search ap:("株式会社东芝" OR "东芝电子元件及存储装置株式会社") AND inv:"山下创一" Page 1

1.

发明公开
半导体装置、半导体模块及半导体装置的制造方法审中-实审

公开(公告)号：CN118676099A

公开(公告)日：2024-09-20

申请号：CN202311103843.X

申请日：2023-08-30

Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社

Inventor： 野村一城 , 大桥健一 , 山下创一 , 森健太郎 , 村吉彬 , 奥山拓希

IPC: H01L23/495 , H01L23/31 , H01L21/48 , H01L21/78

Abstract: 实施方式提供能够提高可靠性的半导体装置、半导体模块及半导体装置的制造方法。实施方式所涉及的半导体装置具备：第一电极，具有第一主面以及所述第一主面的相反侧的第二主面；半导体基板，配置于所述第二主面上；以及第二电极，配置于所述半导体基板的与同所述第一电极相接的第三主面相反的一侧的第四主面上。所述第一电极具有与所述第一主面大致垂直地相交的第一侧面和与所述第一主面及所述第一侧面均大致垂直地相交的第二侧面，所述第一主面、所述第一侧面及所述第二侧面经由曲面相互连接。

2.

发明公开
半导体装置以及其制造方法审中-实审

公开(公告)号：CN115841944A

公开(公告)日：2023-03-24

申请号：CN202210154813.0

申请日：2022-02-21

Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社

Inventor： 森健太郎 , 野村一城 , 大桥健一 , 山下创一 , 村吉彬

IPC: H01L21/304 , H01L21/67 , H01L21/683

Abstract: 实施方式提供提高了可靠性的半导体装置以及其制造方法。实施方式的半导体装置具备：半导体芯片，包括侧面和具有第一面积的底面；以及电极，设置于半导体芯片之下，包括具有比第一面积大的第二面积且至少一部分与底面相接的上表面，并含有导电性材料。

3.

发明公开
半导体装置的制造方法及半导体装置有权转让

公开(公告)号：CN104064513A

公开(公告)日：2014-09-24

申请号：CN201310365786.2

申请日：2013-08-21

Applicant: 株式会社东芝

Inventor： 小木曾浩二 , 山下创一 , 村上和博

IPC: H01L21/768 , H01L21/28 , H01L23/48

CPC classification number: H01L21/76898 , H01L21/2885 , H01L21/76873 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/03912 , H01L2224/0401 , H01L2224/05541 , H01L2224/05647 , H01L2224/1134 , H01L2224/1146 , H01L2224/11462 , H01L2224/1147 , H01L2224/1162 , H01L2224/11849 , H01L2224/11901 , H01L2224/13022 , H01L2224/13025 , H01L2224/13082 , H01L2224/13111 , H01L2224/13155 , H01L2924/01028 , H01L2924/01029 , H01L2924/00012 , H01L2924/00014 , H01L2224/13

Abstract: 本发明提供能够抑制在贯通电极的内部产生孔隙的半导体装置的制造方法以及半导体装置。在实施方式涉及的半导体装置的制造方法中，形成贯通在背面设置有导电性膜的基板的正面背面并到达导电性膜的贯通孔。在贯通孔的内壁面、导电性膜的从贯通孔露出的面及基板的正面形成含铜的籽膜。通过电镀法使含铜的第1金属层从贯通孔的一个端面朝向另一个端面自下而上生长，填埋贯通孔直到从另一个端面起残留小于等于贯通孔半径的深度为止。通过电镀法从直到中途部为止被填埋了的贯通孔的内周面开始使含镍的第2金属层共形生长而从另一个端面突出。在第2金属层的顶面形成第3金属层，并以第3金属层为掩模对籽膜进行蚀刻，使第3金属层热熔融而成形。

4.

发明授权
半导体装置的制造方法以及半导体装置有权转让

公开(公告)号：CN101989557B

公开(公告)日：2012-10-10

申请号：CN201010243543.8

申请日：2010-07-30

Applicant: 株式会社东芝

Inventor： 山下创一 , 右田达夫 , 饭岛匡 , 宫田雅弘 , 内田雅之 , 栂嵜隆 , 江泽弘和

IPC: H01L21/60 , H01L23/485

CPC classification number: H01L24/03 , H01L24/05 , H01L24/06 , H01L24/11 , H01L24/16 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/81 , H01L2224/02311 , H01L2224/02381 , H01L2224/0401 , H01L2224/04042 , H01L2224/05008 , H01L2224/05548 , H01L2224/05569 , H01L2224/05571 , H01L2224/05572 , H01L2224/05666 , H01L2224/0603 , H01L2224/06051 , H01L2224/11462 , H01L2224/1147 , H01L2224/11849 , H01L2224/13083 , H01L2224/13099 , H01L2224/13111 , H01L2224/13147 , H01L2224/13155 , H01L2224/16145 , H01L2224/2919 , H01L2224/32145 , H01L2224/45144 , H01L2224/48666 , H01L2224/73204 , H01L2224/73207 , H01L2224/73215 , H01L2224/81191 , H01L2924/00013 , H01L2924/00014 , H01L2924/0002 , H01L2924/01005 , H01L2924/01006 , H01L2924/01011 , H01L2924/01014 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/14 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2924/00 , H01L2224/05552 , H01L2224/45015 , H01L2924/207

Abstract: 本发明一般涉及半导体装置的制造方法以及半导体装置。根据本发明，在具有作为第1导电层的电极端子的基板上使感光性树脂膜改性，形成具有到达电极端子的第1开口和第2开口的绝缘层。接着，在包含第1开口内的绝缘层上形成与电极端子电连接的第2导电层，在第2导电层上形成第3导电层，该第3导电层与第1导电层的氧化还原电位之差小于第1导电层与第2导电层的氧化还原电位之差。接着，使感光性树脂膜改性，形成具有到达第3导电层的第3开口、和经由第2开口到达电极端子的第4开口的绝缘层，并形成与第3导电层电连接的凸块。

5.

发明授权
半导体装置及半导体装置的制造方法有权转让

公开(公告)号：CN102386147B

公开(公告)日：2016-06-01

申请号：CN201110254765.4

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 右田达夫 , 江泽弘和 , 山下创一 , 志摩真也

IPC: H01L23/00 , H01L23/488 , H01L21/768

CPC classification number: H01L24/11 , H01L21/76885 , H01L23/293 , H01L23/3157 , H01L23/562 , H01L24/03 , H01L24/05 , H01L24/13 , H01L2224/02331 , H01L2224/0235 , H01L2224/0239 , H01L2224/03462 , H01L2224/0401 , H01L2224/05019 , H01L2224/05022 , H01L2224/05111 , H01L2224/05116 , H01L2224/05118 , H01L2224/05147 , H01L2224/05149 , H01L2224/05155 , H01L2224/05157 , H01L2224/05171 , H01L2224/05181 , H01L2224/05572 , H01L2224/05582 , H01L2224/05647 , H01L2224/05666 , H01L2224/05669 , H01L2224/05671 , H01L2224/05684 , H01L2224/11462 , H01L2224/1147 , H01L2224/11849 , H01L2224/13083 , H01L2224/13099 , H01L2224/13111 , H01L2224/13144 , H01L2224/13147 , H01L2224/13155 , H01L2224/94 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01025 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/14 , H01L2224/03 , H01L2224/11 , H01L2924/01028 , H01L2224/05552 , H01L2924/00

Abstract: 公开一种半导体装置及半导体装置的制造方法。根据实施例，设置半导体基板、再布线和表面层。半导体基板上形成了布线及焊盘电极。再布线在所述半导体基板上形成。表面层比所述再布线更宽。

6.

发明公开
半导体器件的制造方法失效

公开(公告)号：CN1702827A

公开(公告)日：2005-11-30

申请号：CN200510078832.6

申请日：2005-05-26

Applicant: 株式会社东芝

Inventor： 池上浩 , 金子尚史 , 羽多野正亮 , 山下创一 , 依田孝 , 关根诚

IPC: H01L21/00 , H01L21/768 , H01L21/3205 , H01L21/283

CPC classification number: H01L21/76862 , H01L21/76807 , H01L21/76831 , H01L21/76846 , H01L21/76873

Abstract: 根据本发明一个方面的半导体器件的制造方法，包括：在衬底上形成Cu的籽晶膜；多晶化在衬底上形成的籽晶膜；以及通过电解电镀在多晶化的籽晶膜上形成Cu的电镀膜。

7.

发明授权
半导体装置的制造方法及半导体装置有权转让

公开(公告)号：CN104064513B

公开(公告)日：2017-05-03

申请号：CN201310365786.2

申请日：2013-08-21

Applicant: 株式会社东芝

Inventor： 小木曾浩二 , 山下创一 , 村上和博

IPC: H01L21/768 , H01L21/28 , H01L23/48

CPC classification number: H01L21/76898 , H01L21/2885 , H01L21/76873 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L2224/03912 , H01L2224/0401 , H01L2224/05541 , H01L2224/05647 , H01L2224/1134 , H01L2224/1146 , H01L2224/11462 , H01L2224/1147 , H01L2224/1162 , H01L2224/11849 , H01L2224/11901 , H01L2224/13022 , H01L2224/13025 , H01L2224/13082 , H01L2224/13111 , H01L2224/13155 , H01L2924/01028 , H01L2924/01029 , H01L2924/00012 , H01L2924/00014

Abstract: 本发明提供能够抑制在贯通电极的内部产生孔隙的半导体装置的制造方法以及半导体装置。在实施方式涉及的半导体装置的制造方法中，形成贯通在背面设置有导电性膜的基板的正面背面并到达导电性膜的贯通孔。在贯通孔的内壁面、导电性膜的从贯通孔露出的面及基板的正面形成含铜的籽膜。通过电镀法使含铜的第1金属层从贯通孔的一个端面朝向另一个端面自下而上生长，填埋贯通孔直到从另一个端面起残留小于等于贯通孔半径的深度为止。通过电镀法从直到中途部为止被填埋了的贯通孔的内周面开始使含镍的第2金属层共形生长而从另一个端面突出。在第2金属层的顶面形成第3金属层，并以第3金属层为掩模对籽膜进行蚀刻，使第3金属层热熔融而成形。