公开(公告)号：CN100446011C

公开(公告)日：2008-12-24

申请号：CN200510115614.5

申请日：2005-11-07

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  冈崎元哉 ,  和田纯一 ,  西冈岳 ,  金子尚史 ,  藤卷刚 ,  东和幸 ,  吉田健司 ,  松永范昭

IPC: G06F17/50 ,  H01L21/027 ,  G03F1/00 ,  G03F7/00

CPC classification number: G06F17/5068

Abstract: 一种图形生成方法，其特征在于，读出规定布线图形的布线布局的数据和规定能够与上述布线图形连接的孔图形的孔布局的数据；在同一布线层等级内提取与图形处理区域的上述布线图形连接的孔图形；提取包括上述孔图形的第1处理区域；计算上述第1处理区域包含的上述布线图形的第1图形覆盖率；以及根据上述第1图形覆盖率在上述第1处理区域生成第1追加图形。

公开(公告)号：CN1230901C

公开(公告)日：2005-12-07

申请号：CN01111869.5

申请日：2001-03-22

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  臼井孝公

IPC: H01L23/522 ,  H01L23/48

CPC classification number: H01L23/53238 ,  H01L24/03 ,  H01L24/05 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05546 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01041 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/19043 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体装置，具有：在半导体基板主表面侧形成的、构成布线层的铜膜；至少在上述铜膜上形成的中间层；以及在上述中间层上形成的、构成焊盘层的铝膜，其中：上述中间层由高熔点金属氮化物膜和在该高熔点金属氮化物膜上形成的高熔点金属膜构成。

公开(公告)号：CN100477158C

公开(公告)日：2009-04-08

申请号：CN200610073921.6

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件及其制造方法。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN1248309C

公开(公告)日：2006-03-29

申请号：CN03103665.1

申请日：2003-02-19

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  池上浩 ,  臼井孝公 ,  松尾美惠

IPC: H01L23/525 ,  H01L21/768 ,  H01L21/82

CPC classification number: H01L23/5258 ,  H01L23/53223 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 本发明提供了一种容易进行使熔丝配线断线的熔丝熔断，并且熔丝配线和其周边部的品质难以劣化的熔丝配线结构的半导体装置。Cu熔丝配线1，由熔丝用引出线5，以及设置在该引出线5更上方并与引出电气连接的熔丝主体部2构成，并被设置在Si基板3上。在如覆盖Cu熔丝配线1那样，层积设置作为绝缘膜的层间绝缘膜4以及Cu扩散防止膜7的同时，在熔丝主体部2的上方，形成为了容易进行熔丝熔断的凹部9。熔丝主体部2，被形成为比凹部的底部10的宽度以及长度还短，且长度在熔丝熔断用激光束的直径以上，并且被设置位于和底部10相对的区域的内侧。

公开(公告)号：CN1702827A

公开(公告)日：2005-11-30

申请号：CN200510078832.6

申请日：2005-05-26

Applicant: 株式会社东芝

Inventor： 池上浩 ,  金子尚史 ,  羽多野正亮 ,  山下创一 ,  依田孝 ,  关根诚

IPC: H01L21/00 ,  H01L21/768 ,  H01L21/3205 ,  H01L21/283

CPC classification number: H01L21/76862 ,  H01L21/76807 ,  H01L21/76831 ,  H01L21/76846 ,  H01L21/76873

Abstract: 根据本发明一个方面的半导体器件的制造方法，包括：在衬底上形成Cu的籽晶膜；多晶化在衬底上形成的籽晶膜；以及通过电解电镀在多晶化的籽晶膜上形成Cu的电镀膜。

公开(公告)号：CN1440076A

公开(公告)日：2003-09-03

申请号：CN03103665.1

申请日：2003-02-19

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  池上浩 ,  臼井孝公 ,  松尾美惠

IPC: H01L23/525 ,  H01L21/768 ,  H01L21/82

CPC classification number: H01L23/5258 ,  H01L23/53223 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 本发明提供了一种容易进行使熔丝配线断线的熔丝熔断，并且熔丝配线和其周边部的品质难以劣化的熔丝配线结构的半导体装置。Cu熔丝配线1，由熔丝用引出线5，以及设置在该引出线5更上方并与引出电气连接的熔丝主体部2构成，并被设置在Si基板3上。在如覆盖Cu熔丝配线1那样，层积设置作为绝缘膜的层间绝缘膜4以及Cu扩散防止膜7的同时，在熔丝主体部2的上方，形成为了容易进行熔丝熔断的凹部9。熔丝主体部2，被形成为比凹部的底部10的宽度以及长度还短，且长度在熔丝熔断用激光束的直径以上，并且被设置位于和底部10相对的区域的内侧。

公开(公告)号：CN1377082A

公开(公告)日：2002-10-30

申请号：CN01111869.5

申请日：2001-03-22

Applicant: 株式会社东芝

Inventor： 羽多野正亮 ,  臼井孝公

IPC: H01L23/522 ,  H01L23/48

CPC classification number: H01L23/53238 ,  H01L24/03 ,  H01L24/05 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05096 ,  H01L2224/05546 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/48463 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01041 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/19043 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种半导体装置,具有:在半导体基板主表面侧形成的、构成布线层的铜膜;至少在上述铜膜上形成的中间层;以及在上述中间层上形成的、构成焊盘层的铝膜,其中:上述中间层由高熔点金属氮化物膜和在该高熔点金属氮化物膜上形成的高熔点金属膜构成。

公开(公告)号：CN101350340B

公开(公告)日：2013-09-18

申请号：CN200810125628.9

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/316 ,  H01L21/285

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN101350340A

公开(公告)日：2009-01-21

申请号：CN200810125628.9

申请日：2006-01-23

Applicant: 株式会社东芝

Inventor： 坂田敦子 ,  和田纯一 ,  尾本诚一 ,  羽多野正亮 ,  山下创一 ,  东和幸 ,  中村直文 ,  山田雅基 ,  木下和哉 ,  坚田富夫 ,  莲沼正彦

IPC: H01L23/532 ,  H01L21/768 ,  H01L21/316 ,  H01L21/285

CPC classification number: H01L21/31616 ,  C23C16/045 ,  C23C16/45536 ,  C23C16/482 ,  H01L21/02178 ,  H01L21/02186 ,  H01L21/02244 ,  H01L21/02255 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/67109 ,  H01L21/67748 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68764 ,  H01L21/68771 ,  H01L21/76807 ,  H01L21/76814 ,  H01L21/76828 ,  H01L21/76831 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76873 ,  H01L21/76874 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的发明名称是半导体器件的制造方法以及半导体器件，本发明提供一种与布线材料的密接性良好且具有高阻挡性的金属膜的半导体器件的制造方法以及半导体器件。通过下述工序形成高密度的金属膜和金属氧化膜，其中包括：在第一基板温度，放出在表面形成有凹部的绝缘膜中和绝缘膜表面的氧化源的工序；在低于第一基板温度的第二基板温度下，在绝缘膜上形成金属膜的工序；在形成金属膜后，利用残留在绝缘膜中的氧化源，使金属膜的至少一部分氧化的工序。

公开(公告)号：CN100364045C

公开(公告)日：2008-01-23

申请号：CN200510078832.6

申请日：2005-05-26

Applicant: 株式会社东芝

Inventor： 池上浩 ,  金子尚史 ,  羽多野正亮 ,  山下创一 ,  依田孝 ,  关根诚

IPC: H01L21/00 ,  H01L21/768 ,  H01L21/3205 ,  H01L21/283

CPC classification number: H01L21/76862 ,  H01L21/76807 ,  H01L21/76831 ,  H01L21/76846 ,  H01L21/76873

Abstract: 根据本发明一个方面的半导体器件的制造方法，包括：在衬底上形成Cu的籽晶膜；多晶化在衬底上形成的籽晶膜；以及通过电解电镀在多晶化的籽晶膜上形成Cu的电镀膜。