公开(公告)号：CN1280914C

公开(公告)日：2006-10-18

申请号：CN03121697.8

申请日：2003-03-18

Applicant: 株式会社东芝

Inventor： 山口正一 ,  齐藤涉 ,  大村一郎 ,  泉泽优

IPC: H01L29/00 ,  H01L29/78 ,  H01L27/02 ,  H01L21/00

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/41741 ,  H01L29/66712 ,  H01L29/7802

Abstract: 本发明提供一种容易实现耐高压且具有高耐压特性和低导通电阻特性的半导体器件。其具有：流过漂移电流的单元区域部分和设置成包围单元区域部分状态的接合终端区域部分；该单元部分具有：n型漏极、与n型漏极连接形成的栅极、与n型漏极连接形成的在导通状态下流过漂移电流且在截止状态下耗尽的n型漂移层、与n漏极和n型漂移层连接形成且在截止状态下耗尽的p型漂移层、与n型漂移层和p型漂移层连接形成的p型基极层、形成在p型基极层的表面部上的n+源极层、绝缘栅极和源极，在该半导体器件中，在接合终端区域部分内设置互相垂直的2个方向中至少在一个方向上形成的第2的n型漂移层和第2的p型漂移层。

公开(公告)号：CN117712059A

公开(公告)日：2024-03-15

申请号：CN202310053617.9

申请日：2023-02-03

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 神谷俊佑 ,  小泽慎也 ,  江熊修志 ,  泉泽优

IPC: H01L23/367 ,  H01L23/13 ,  H01L23/488

Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备基座部件、半导体芯片以及第一导电部件。所述基座部件具有第一面和与所述第一面相反的一侧的第二面，包含设于所述第二面侧的凸部。所述半导体芯片经由第一连接部件安装在所述第二面上。所述半导体芯片具有第一电极、第二电极、控制焊盘以及半导体部，所述半导体部位于所述第一电极与所述第二电极之间以及所述第一电极与所述控制焊盘之间。所述第一连接部件连接于所述第一电极，所述控制焊盘与所述第二电极分离地设置。所述第一导电部件接合在所述第二电极上。所述半导体芯片被安装成，在与所述第二面垂直的第一方向上，所述第二电极与所述控制焊盘之间的空间与所述基座部件的所述凸部重叠。

公开(公告)号：CN103681797A

公开(公告)日：2014-03-26

申请号：CN201310073821.3

申请日：2013-03-08

Applicant: 株式会社东芝

Inventor： 泉泽优 ,  小野昇太郎 ,  大田浩史 ,  山下浩明

IPC: H01L29/40 ,  H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/407 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/402 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7811

Abstract: 本发明提供一种半导体装置及其制造方法。半导体装置具有形成半导体元件的元件区域以及包围元件区域的终端区域。半导体装置具有半导体基板、沟道、绝缘层以及场板导电层。沟道在终端区域中以包围元件区域的方式形成于半导体基板。场板导电层隔着绝缘层形成于沟道。

公开(公告)号：CN117712069A

公开(公告)日：2024-03-15

申请号：CN202310024606.8

申请日：2023-01-09

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊 ,  松尾一辉 ,  泉泽优

IPC: H01L23/49 ,  H01L23/492 ,  H01L23/13

Abstract: 实施方式涉及半导体装置。半导体装置具备基底部件、半导体芯片和第一导电部件。所述基底部件具有第一面和与所述第一面相反的一侧的第二面，包含设于所述第二面侧的凸部。所述半导体芯片经由第一连接部件安装在所述第二面上。所述半导体芯片具有第一电极、第二电极、控制焊盘和半导体部，所述半导体部位于所述第一电极与所述第二电极之间以及所述第一电极与所述控制焊盘之间。所述第一连接部件连接于所述第一电极，所述控制焊盘与所述第二电极分离地设置。所述第一导电部件经由第二连接部件接合在所述第二电极上。所述基底部件的所述凸部位于所述第二连接部件的沿着所述第二电极与所述控制焊盘之间的空间的侧面的下方。

公开(公告)号：CN105990437A

公开(公告)日：2016-10-05

申请号：CN201510553386.3

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 泉泽优 ,  石桥弘 ,  大田浩史 ,  佐伯秀一 ,  奥畠隆嗣 ,  小野升太郎

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/40

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/083 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/42356 ,  H01L29/7811 ,  H01L29/402

Abstract: 实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第1电极、第1绝缘层、及第2电极。第1半导体区域具有第1区域与第2区域。第2区域设置于第1区域的周围。第2半导体区域设置于第1半导体区域上。第3半导体区域设置于第1半导体区域上。第1电极设置于第3半导体区域上。第1电极与第3半导体区域电性连接。第1绝缘层设置于第1电极上。第2电极设置于第2半导体区域上。第2电极与第2半导体区域电性连接。第2电极的一部分位于第1绝缘层上。

公开(公告)号：CN105448994A

公开(公告)日：2016-03-30

申请号：CN201510095460.1

申请日：2015-03-03

Applicant: 株式会社东芝

Inventor： 大田浩史 ,  泉泽优 ,  小野升太郎 ,  山下浩明 ,  奥畠隆嗣

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L29/0634 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/66348 ,  H01L29/66439 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明的实施方式提供一种可一面抑制导通电阻增加，一面提升雪崩耐量的半导体装置及其制造方法。实施方式的半导体装置包括：第1导电型的第1半导体区域、元件区域、包围元件区域的终端区域、及第2电极。元件区域包括：第2导电型的第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域、栅极电极、及第1电极。终端区域具有第2导电型的第5半导体区域、及第2导电型的第6半导体区域。第5半导体区域是设置在第1半导体区域内。第5半导体区域是在第2方向上设置有多个。第6半导体区域是设置在第1半导体区域与第5半导体区域之间。第6半导体区域的第2导电型的杂质浓度高于第5半导体区域的第2导电型的杂质浓度。

公开(公告)号：CN105990435A

公开(公告)日：2016-10-05

申请号：CN201510100342.5

申请日：2015-03-06

Applicant: 株式会社东芝

Inventor： 山下浩明 ,  小野升太郎 ,  浦秀幸 ,  泉泽优

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L29/0634 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明的实施方式提供一种能够降低终端区域中的半导体区域表面的电场的半导体装置。实施方式的半导体装置具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、元件区域、及终端区域。第二半导体区域设置在第一半导体区域内。元件区域具有第二导电型的第三半导体区域、第一导电型的第四半导体区域、及栅极电极。栅极电极隔着栅极绝缘层而与第三半导体区域及第四半导体区域相邻。终端区域具有第一电极。终端区域包围元件区域。第一电极具有在第一方向延伸的第一部分、及在第二方向延伸的第二部分。第一电极在第一半导体区域上及第二半导体区域上设置着多个。在第二方向相邻的第一部分的间隔比在第一方向相邻的第二部分的间隔窄。

公开(公告)号：CN103325774A

公开(公告)日：2013-09-25

申请号：CN201210318616.4

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 小野昇太郎 ,  泉泽优 ,  大田浩史 ,  山下浩明

IPC: H01L25/07 ,  H01L25/18 ,  H01L23/48

CPC classification number: H01L29/407 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/404 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7811 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 实施例的电力用半导体装置包括设置有MOSFET元件的元件部、以及设置在元件部的周围的终端部，具有分别设置在半导体基板的相互平行的多个板状区域内的柱层，该电力用半导体装置具备多个第1沟槽以及第1绝缘膜。多个第1沟槽分别设置在从所述MOSFET元件的源极电极露出的所述终端部的所述半导体基板中的所述板状的区域的两端部之间。所述第1绝缘膜设置在各个所述第1沟槽的侧面以及底面。

公开(公告)号：CN100452430C

公开(公告)日：2009-01-14

申请号：CN200510069678.6

申请日：2005-05-08

Applicant: 株式会社东芝

Inventor： 相田聪 ,  上月繁雄 ,  柳泽晓 ,  泉泽优 ,  吉冈裕典

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7802

Abstract: 本发明提供一种半导体器件(功率MISFET)，包括：第1导电型的半导体区域；第2导电型的半导体基极区域；柱状区域；设置于所述基极区域上的第1导电型的第一主电极区域；至少连接到所述半导体区域和所述柱状区域的一部分上的第二主电极区域；控制电极；以及连接到控制电极的电极焊盘。所述柱状区域包括第1导电型的第一区域和第2导电型的第二区域，未延长到所述电极焊盘下。此外，还提供一种MISFET的制造方法。根据本发明的功率MISFET，在实现开关的高速化的同时，也不降低MISFET的雪崩抗压。

公开(公告)号：CN1331238C

公开(公告)日：2007-08-08

申请号：CN02818359.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 都鹿野健一 ,  齐藤芳彦 ,  上月繁雄 ,  碓氷康典 ,  泉泽优 ,  河野孝弘

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802

Abstract: 提供一种半导体装置及其制造方法。用旋转离子注入法将As及B注入槽(3)的侧面中，通过利用扩散系数的不同，将被槽(3)夹在中间的n-型外延Si层变成由沿横向排列的n型柱层(5)/p型柱层(4)/n型柱层(5)构成的、实际上具有与超结型结构相同的作用的半导体结构。