公开(公告)号：CN119698031A

公开(公告)日：2025-03-25

申请号：CN202410174080.6

申请日：2024-02-07

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 神谷俊佑

IPC: H10D30/60 ,  H10D30/01 ,  H10D62/10

Abstract: 本发明涉及的半导体装置具备：第一及第二电极，分别设置于半导体层的第一及第二主面；第一导电型的第一半导体区域，设置于半导体层内；多个绝缘区域，从第一主面到达第一半导体区域，在与从所述第二电极朝向所述第一电极的第一方向正交的第二方向上延伸；多个第三电极，设置于所述多个绝缘区域内，在所述第二方向上延伸；第二导电型的第二半导体区域，被所述多个绝缘区域夹着，位于所述第一半导体区域之上，在所述第二方向上延伸；第一导电型的第三半导体区域，位于所述第二半导体区域与所述第一电极之间；以及载流子传导部，在所述第二半导体区域内在所述第二方向上延伸，经由不贯通所述第三半导体区域的连接部而与所述第一电极电连接。

公开(公告)号：CN118380391A

公开(公告)日：2024-07-23

申请号：CN202310851154.0

申请日：2023-07-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 神谷俊佑 ,  村上和裕

IPC: H01L23/31 ,  H01L23/29 ,  H01L21/56

Abstract: 本发明的实施方式涉及半导体装置及半导体装置的制造方法。实施方式的半导体装置具备导电部件、焊料层、芯片、覆盖膜、绝缘部和密封树脂。所述焊料层设于所述导电部件之上。所述芯片设于所述焊料层之上。所述覆盖膜为绝缘性。所述覆盖膜设于所述芯片之上。所述覆盖膜包含第一覆盖部分。所述第一覆盖部分覆盖所述芯片的上表面的外周端。所述绝缘部设于所述覆盖膜之上。所述密封树脂对所述焊料层、所述芯片、所述覆盖膜及所述绝缘部进行密封。

公开(公告)号：CN117712059A

公开(公告)日：2024-03-15

申请号：CN202310053617.9

申请日：2023-02-03

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 神谷俊佑 ,  小泽慎也 ,  江熊修志 ,  泉泽优

IPC: H01L23/367 ,  H01L23/13 ,  H01L23/488

Abstract: 实施方式涉及半导体装置。实施方式的半导体装置具备基座部件、半导体芯片以及第一导电部件。所述基座部件具有第一面和与所述第一面相反的一侧的第二面，包含设于所述第二面侧的凸部。所述半导体芯片经由第一连接部件安装在所述第二面上。所述半导体芯片具有第一电极、第二电极、控制焊盘以及半导体部，所述半导体部位于所述第一电极与所述第二电极之间以及所述第一电极与所述控制焊盘之间。所述第一连接部件连接于所述第一电极，所述控制焊盘与所述第二电极分离地设置。所述第一导电部件接合在所述第二电极上。所述半导体芯片被安装成，在与所述第二面垂直的第一方向上，所述第二电极与所述控制焊盘之间的空间与所述基座部件的所述凸部重叠。