公开(公告)号：CN103000529B

公开(公告)日：2016-01-06

申请号：CN201210071069.4

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  三沢宽人 ,  河野孝弘

IPC: H01L21/336 ,  H01L29/41

CPC classification number: H01L29/7813 ,  H01L21/2257 ,  H01L29/086 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种半导体装置的制造方法，具备：在第1导电型的半导体基板的上表面形成多个沟槽的工序；在上述沟槽的内面上形成栅绝缘膜的工序；在上述沟槽内的下部埋入栅电极的工序；在上述沟槽内的上部埋入绝缘部件的工序；将上述半导体基板的上层部除去从而使上述绝缘部件从上述半导体基板的上表面突出的工序；以覆盖突出的上述绝缘部件的方式形成掩模膜的工序；将在上述掩模膜的在上述绝缘部件的侧面上形成的部分作为掩模而向上述半导体基板注入杂质从而形成第2导电型的载流子排出层的工序。

公开(公告)号：CN109524451A

公开(公告)日：2019-03-26

申请号：CN201810163425.2

申请日：2018-02-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下村纱矢 ,  西口俊史 ,  加藤浩朗 ,  小林研也 ,  河野孝弘 ,  大野哲也

IPC: H01L29/06 ,  H01L21/336

Abstract: 本发明的实施方式提供栅极区域中的接触电阻低的半导体装置及其制造方法。实施方式的半导体装置具备第一导电型的漏极层、第一导电型的漂移层、第二导电型的基底区域、第一导电型的源极区域、场板电极、栅极区域和第三绝缘膜。漂移层被形成在漏极层的上表面。基底区域被形成在漂移层的上表面。场板电极在从源极区域的上表面贯通基底区域而到达漂移层的沟槽内沿着沟槽隔着第一绝缘膜而形成。栅极区域在沟槽内隔着第二绝缘膜形成，并且，形成为在沿着沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面上，凹部侧即内侧的端部的位置比第二绝缘膜侧即外侧的端部的位置更高。第三绝缘膜在源极区域及栅极区域的上表面及凹部内形成。

公开(公告)号：CN1557022A

公开(公告)日：2004-12-22

申请号：CN02818359.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 都鹿野健一 ,  齐藤芳彦 ,  上月繁雄 ,  碓氷康典 ,  泉泽优 ,  河野孝弘

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802

Abstract: 提供一种半导体装置及其制造方法。用旋转离子注入法将As及B注入槽(3)的侧面中，通过利用扩散系数的不同，将被槽(3)夹在中间的n－型外延Si层变成由沿横向排列的n型柱层(5)/p型柱层(4)/n型柱层(5)构成的、实际上具有与超结型结构相同的作用的半导体结构。

公开(公告)号：CN109524451B

公开(公告)日：2021-08-17

申请号：CN201810163425.2

申请日：2018-02-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 下村纱矢 ,  西口俊史 ,  加藤浩朗 ,  小林研也 ,  河野孝弘 ,  大野哲也

IPC: H01L29/06 ,  H01L21/336

Abstract: 本发明的实施方式提供栅极区域中的接触电阻低的半导体装置及其制造方法。实施方式的半导体装置具备第一导电型的漏极层、第一导电型的漂移层、第二导电型的基底区域、第一导电型的源极区域、场板电极、栅极区域和第三绝缘膜。漂移层被形成在漏极层的上表面。基底区域被形成在漂移层的上表面。场板电极在从源极区域的上表面贯通基底区域而到达漂移层的沟槽内沿着沟槽隔着第一绝缘膜而形成。栅极区域在沟槽内隔着第二绝缘膜形成，并且，形成为在沿着沟槽的方向上在上表面具有凹部的U形，在U形的双方的端部各自的上表面上，凹部侧即内侧的端部的位置比第二绝缘膜侧即外侧的端部的位置更高。第三绝缘膜在源极区域及栅极区域的上表面及凹部内形成。

公开(公告)号：CN103325829A

公开(公告)日：2013-09-25

申请号：CN201210315961.2

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 西胁达也 ,  大田刚志 ,  安原纪夫 ,  新井雅俊 ,  河野孝弘

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/82 ,  H01L27/088 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: 本发明提供一种可微细化的半导体装置及其制造方法。本发明的半导体装置具备：第1导电型的第1半导体层；第2导电型的基极层，被设置在所述第1半导体层上；第1导电型的第2半导体层，被设置在所述基极层上；多个栅电极，栅电极的上端比所述基极层的上表面位于上方，栅电极的下端比所述基极层的下表面位于下方，隔着栅极绝缘膜与所述第1半导体、所述第2半导体层及所述基极层接触；绝缘部件，被配置在所述栅电极上，所述绝缘部件的上表面比所述第2半导体层的上表面位于下方；以及导电膜，在所述栅电极之间，与所述栅电极相隔规定的距离，将所述第2半导体层的从上端至下端、以及所述第2半导体层及所述绝缘部件的上端覆盖。

公开(公告)号：CN103022094B

公开(公告)日：2016-02-24

申请号：CN201210070748.X

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  西胁达也 ,  安原纪夫 ,  新井雅俊 ,  河野孝弘

IPC: H01L29/40 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/2255 ,  H01L21/26586 ,  H01L29/0696 ,  H01L29/0856 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734 ,  H01L29/861

Abstract: 一种半导体器件，具备第1导电型的半导体层；设置在所述半导体层上的第2导电型的基底区域；设置在所述基底区域上的第2导电型的第1接触区域；栅极电极，隔着栅极绝缘膜，设置在贯通所述第1接触区域和所述基底区域并到达所述半导体层的沟槽内；层间绝缘膜，设置在所述沟槽内、所述栅极电极之上，包含第1导电型的杂质元素；第1导电型的源极区域，设置在所述层间绝缘膜与所述第1接触区域之间，与所述层间绝缘膜的侧面相接，延伸到所述基底区域的内部；与所述半导体层电连接的第1主电极；和第2主电极，设置在所述层间绝缘膜上，连接于所述源极区域和所述第1接触区域。

公开(公告)号：CN103295907A

公开(公告)日：2013-09-11

申请号：CN201210310956.2

申请日：2012-08-28

Applicant: 株式会社东芝

Inventor： 武舍裕太 ,  酒井隆行 ,  奥村秀树 ,  河野孝弘

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L21/2257 ,  H01L29/0856 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: 实施方式提供一种具备通过自对准而形成的沟槽栅构造的半导体装置及其制造方法。实施方式的半导体装置的制造方法具备：在并排设置于半导体层的多个沟槽的内面形成第一绝缘膜的工序；隔着所述第一绝缘膜形成控制电极的工序；以及形成设置在所述控制电极之上的第二绝缘膜的工序，该第二绝缘膜的上表面处于比沿着所述沟槽的壁面延伸的所述第一绝缘膜的上端靠下的位置。还具备将所述半导体层蚀刻到所述控制电极的所述上端的附近的深度的工序；以及形成第一半导体区域的工序。而且具备：形成导电膜，并在所述第一半导体区域的上部形成第二半导体区域的工序；以及回蚀所述导电层并形成接触孔的工序。

公开(公告)号：CN103022094A

公开(公告)日：2013-04-03

申请号：CN201210070748.X

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  西胁达也 ,  安原纪夫 ,  新井雅俊 ,  河野孝弘

IPC: H01L29/40 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L21/2255 ,  H01L21/26586 ,  H01L29/0696 ,  H01L29/0856 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66734 ,  H01L29/861

Abstract: 一种半导体器件，具备第1导电型的半导体层；设置在所述半导体层上的第2导电型的基底区域；设置在所述基底区域上的第2导电型的第1接触区域；栅极电极，隔着栅极绝缘膜，设置在贯通所述第1接触区域和所述基底区域并到达所述半导体层的沟槽内；层间绝缘膜，设置在所述沟槽内、所述栅极电极之上，包含第1导电型的杂质元素；第1导电型的源极区域，设置在所述层间绝缘膜与所述第1接触区域之间，与所述层间绝缘膜的侧面相接，延伸到所述基底区域的内部；与所述半导体层电连接的第1主电极；和第2主电极，设置在所述层间绝缘膜上，连接于所述源极区域和所述第1接触区域。

公开(公告)号：CN103000529A

公开(公告)日：2013-03-27

申请号：CN201210071069.4

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  三沢宽人 ,  河野孝弘

IPC: H01L21/336 ,  H01L29/41

CPC classification number: H01L29/7813 ,  H01L21/2257 ,  H01L29/086 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种半导体装置的制造方法，具备：在第1导电型的半导体基板的上表面形成多个沟槽的工序；在上述沟槽的内面上形成栅绝缘膜的工序；在上述沟槽内的下部埋入栅电极的工序；在上述沟槽内的上部埋入绝缘部件的工序；将上述半导体基板的上层部除去从而使上述绝缘部件从上述半导体基板的上表面突出的工序；以覆盖突出的上述绝缘部件的方式形成掩模膜的工序；将在上述掩模膜的在上述绝缘部件的侧面上形成的部分作为掩模而向上述半导体基板注入杂质从而形成第2导电型的载流子排出层的工序。

公开(公告)号：CN1331238C

公开(公告)日：2007-08-08

申请号：CN02818359.2

申请日：2002-03-29

Applicant: 株式会社东芝

Inventor： 都鹿野健一 ,  齐藤芳彦 ,  上月繁雄 ,  碓氷康典 ,  泉泽优 ,  河野孝弘

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/66712 ,  H01L29/7802

Abstract: 提供一种半导体装置及其制造方法。用旋转离子注入法将As及B注入槽(3)的侧面中，通过利用扩散系数的不同，将被槽(3)夹在中间的n-型外延Si层变成由沿横向排列的n型柱层(5)/p型柱层(4)/n型柱层(5)构成的、实际上具有与超结型结构相同的作用的半导体结构。