-
公开(公告)号：CN1536680A
公开(公告)日：2004-10-13
申请号：CN200410033529.X
申请日：2004-04-06
Applicant: 株式会社东芝
IPC: H01L29/78
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/0847 , H01L29/0878 , H01L29/1095 , H01L29/7397 , H01L29/7813
Abstract: 本发明提供一种绝缘栅型半导体器件，其最主要特征在于在功率MOSFET中，可以高速并且抑制开关噪声。例如，在与p基极层(12a)和n+源极层(13a)分别相邻的n－漂移层(11)的表面部分上，成方格状地形成沟槽型结构的栅极电极(24a)。然后，在与该栅极电极(24a)的第1电极部(24a－1)分别交叉的第2电极部(24a－2)所对应的上述n－漂移层(11)的界面上，形成与上述p基极层(12a)连接且有比上述p基极层(12a)低的杂质浓度的p层(14B)的结构。
-
公开(公告)号：CN1317771C
公开(公告)日：2007-05-23
申请号：CN200410033529.X
申请日：2004-04-06
Applicant: 株式会社东芝
IPC: H01L29/78
CPC classification number: H01L29/7802 , H01L29/0634 , H01L29/0847 , H01L29/0878 , H01L29/1095 , H01L29/7397 , H01L29/7813
Abstract: 本发明提供一种绝缘栅型半导体器件，其最主要特征在于在功率MOSFET中，可以高速并且抑制开关噪声。例如，在与p基极层(12a)和n+源极层(13a)分别相邻的n-漂移层(11)的表面部分上，成方格状地形成沟槽型结构的栅极电极(24a)。然后，在与该栅极电极(24a)的第1电极部(24a-1)分别交叉的第2电极部(24a-2)所对应的上述n-漂移层(11)的界面上，形成与上述p基极层(12a)连接且有比上述p基极层(12a)低的杂质浓度的p层(14B)的结构。
-
公开(公告)号：CN1767211A
公开(公告)日：2006-05-03
申请号：CN200510099510.X
申请日：2002-06-11
Applicant: 株式会社东芝
CPC classification number: H01L29/7811 , H01L21/26586 , H01L29/0615 , H01L29/0619 , H01L29/0634 , H01L29/0696 , H01L29/1095 , H01L29/66712 , H01L29/7802
Abstract: 一种半导体器件，第一漂移层(11)形成在漏极层(10)上，二者同为第一导电类型。第一导电类型的第二漂移层(19，33)和第二导电类型的RESURF层(18)形成在第一漂移层(11)上，在与深度方向正交的方向上周期配置。RESURF层(18)通过包含第二漂移层(19，33)和RESURF层(18)的pn结在第二漂移层(19，33)内形成耗尽层。第一漂移层(11)的杂质浓度与第二漂移层(19，33)的杂质浓度不同。基极层(12)选择地形成在第二漂移层(19，33)和RESURF层(18)的表面内。源极层(13)是第一导电类型，选择地形成在基极层(12)的表面内。形成源极来连接基极层(12)和源极层(13)的表面。栅极(15)经栅极绝缘膜(14)形成在位于源极层(13)和第二漂移层(19)之间的基极层(12)上。
-
公开(公告)号：CN1237604C
公开(公告)日：2006-01-18
申请号：CN03122458.X
申请日：2003-04-28
Applicant: 株式会社东芝
IPC: H01L21/762 , H01L21/31 , H01L29/78
CPC classification number: H01L21/76224 , H01L21/316 , H01L21/31695 , H01L29/0634 , H01L29/0653 , H01L29/7802
Abstract: 本发明提供一种半导体器件，包括具有槽的半导体衬底；埋入槽的下部而且含有绝缘粒子的粒状绝缘层；以及被覆粒状绝缘层上面的软溶性电介质层，绝缘粒子在软溶性电介质层的熔点或软化点是稳定的。
-
公开(公告)号：CN1453881A
公开(公告)日：2003-11-05
申请号：CN03130616.0
申请日：2003-04-28
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739
CPC classification number: H01L29/7802 , H01L29/0696 , H01L29/1095 , H01L29/7813
Abstract: 本发明提供一种高速、并且不使用外部电路就能够抑制开关噪音的绝缘栅型半导体装置。包括例如选择性地形成在n－漂移层(11)的表面的多个P基极层(12)，分别形成在各P基极层(12)的表面的n+源极层(13)，形成在n－漂移层(11)的背面侧的n+漏极层(15)，与该n+漏极层(15)连接的漏极(21)，与P基极层(12)及n+源极层(13)连接的多个源电极(22)，通过栅极绝缘膜(23)形成在源电极(22)之间的栅极电极(24)，选择性地设置在该栅极电极(24)下面的n－漂移层(11)的表面、与P基极层(12)的－个连接并具有比P基极层(12)低的不纯物浓度的p层(14)构成。
-
Patent Agency Ranking
公开(公告)号：CN1405897A
公开(公告)日：2003-03-26
申请号：CN02148229.2
申请日：2002-06-11
Applicant: 株式会社东芝
CPC classification number: H01L29/7811 , H01L21/26586 , H01L21/3247 , H01L29/0615 , H01L29/0619 , H01L29/0634 , H01L29/0653 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/41741 , H01L29/66712 , H01L29/7802 , H01L29/7816 , H01L29/7824 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，第一漂移层(11)形成在漏极层(10)上，二者同为第一导电类型。第一导电类型的第二漂移层(19，33)和第二导电类型的RESURF层(18)形成在第一漂移层(11)上，在与深度方向正交的方向上周期配置。RESURF层(18)通过包含第二漂移层(19，33)和RESURF层(18)的pn结在第二漂移层(19，33)内形成耗尽层。第一漂移层(11)的杂质浓度与第二漂移层(19，33)的杂质浓度不同。基极层(12)选择地形成在第二漂移层(19，33)和RESURF层(18)的表面内。源极层(13)是第一导电类型，选择地形成在基极层(12)的表面内。形成源极来连接基极层(12)和源极层(13)的表面。栅极(15)经栅极绝缘膜(14)形成在位于源极层(13)和第二漂移层(19)之间的基极层(12)上。
-
公开(公告)号：CN100452430C
公开(公告)日：2009-01-14
申请号：CN200510069678.6
申请日：2005-05-08
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7811 , H01L21/26586 , H01L29/0634 , H01L29/0649 , H01L29/0653 , H01L29/0696 , H01L29/1095 , H01L29/4238 , H01L29/66712 , H01L29/7802
Abstract: 本发明提供一种半导体器件(功率MISFET)，包括：第1导电型的半导体区域；第2导电型的半导体基极区域；柱状区域；设置于所述基极区域上的第1导电型的第一主电极区域；至少连接到所述半导体区域和所述柱状区域的一部分上的第二主电极区域；控制电极；以及连接到控制电极的电极焊盘。所述柱状区域包括第1导电型的第一区域和第2导电型的第二区域，未延长到所述电极焊盘下。此外，还提供一种MISFET的制造方法。根据本发明的功率MISFET，在实现开关的高速化的同时，也不降低MISFET的雪崩抗压。
-
公开(公告)号：CN1329999C
公开(公告)日：2007-08-01
申请号：CN02148229.2
申请日：2002-06-11
Applicant: 株式会社东芝
CPC classification number: H01L29/7811 , H01L21/26586 , H01L21/3247 , H01L29/0615 , H01L29/0619 , H01L29/0634 , H01L29/0653 , H01L29/0696 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/41741 , H01L29/66712 , H01L29/7802 , H01L29/7816 , H01L29/7824 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体器件，第一漂移层(11)形成在漏极层(10)上，二者同为第一导电类型。第一导电类型的第二漂移层(19，33)和第二导电类型的RESURF层(18)形成在第一漂移层(11)上，在与深度方向正交的方向上周期配置。RESURF层(18)通过包含第二漂移层(19，33)和RESURF层(18)的pn结在第二漂移层(19，33)内形成耗尽层。第一漂移层(11)的杂质浓度与第二漂移层(19，33)的杂质浓度不同。基极层(12)选择地形成在第二漂移层(19，33)和RESURF层(18)的表面内。源极层(13)是第一导电类型，选择地形成在基极层(12)的表面内。形成源极来连接基极层(12)和源极层(13)的表面。栅极(15)经栅极绝缘膜(14)形成在位于源极层(13)和第二漂移层(19)之间的基极层(12)上。
-
公开(公告)号：CN1231978C
公开(公告)日：2005-12-14
申请号：CN03130616.0
申请日：2003-04-28
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L29/739
CPC classification number: H01L29/7802 , H01L29/0696 , H01L29/1095 , H01L29/7813
Abstract: 本发明提供一种高速、并且不使用外部电路就能够抑制开关噪音的绝缘栅型半导体装置。包括例如选择性地形成在n-漂移层(11)的表面的多个P基极层(12)，分别形成在各P基极层(12)的表面的n+源极层(13)，形成在n-漂移层(11)的背面侧的n+漏极层(15)，与该n+漏极层(15)连接的漏极(21)，与P基极层(12)及n+源极层(13)连接的多个源电极(22)，通过栅极绝缘膜(23)形成在源电极(22)之间的栅极电极(24)，选择性地设置在该栅极电极(24)下面的n-漂移层(11)的表面、与P基极层(12)的一个连接并具有比P基极层(12)低的不纯物浓度的p层(14)构成。
-
公开(公告)号：CN1694265A
公开(公告)日：2005-11-09
申请号：CN200510069678.6
申请日：2005-05-08
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7811 , H01L21/26586 , H01L29/0634 , H01L29/0649 , H01L29/0653 , H01L29/0696 , H01L29/1095 , H01L29/4238 , H01L29/66712 , H01L29/7802
Abstract: 提供一种半导体器件(功率MISFET)，包括：第1导电型的半导体区域；第2导电型的半导体基极区域；柱状区域；设置于所述基极区域上的第1导电型的第一主电极区域；至少连接到所述半导体区域和所述柱状区域的一部分上的第二主电极区域；控制电极；以及连接到控制电极的电极焊盘。所述柱状区域包括第1导电型的第一区域和第2导电型的第二区域，未延长到所述电极焊盘下。此外，还提供一种MISFET的制造方法。根据本发明的功率MISFET，在实现开关的高速化的同时，也不降低MISFET的雪崩抗压。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.018 seconds)
