公开(公告)号：CN113497150B

公开(公告)日：2024-04-26

申请号：CN202010817677.X

申请日：2020-08-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/417 ,  H01L23/48

Abstract: 提供可靠性高的半导体装置，具备：第一导电型的第一及第二半导体层，第二半导体层具有第一及第二区域；第二导电型的第一及第三半导体区域；第一导电型的第二及第四半导体区域；第二电极，在第一沟槽内隔着第一绝缘膜与第一半导体区域对置，与设置于第一半导体层之上的第一电极电连接；第四电极，在第一沟槽内的第二电极之下隔着第二绝缘膜而与第一区域对置设置，与设置于第二半导体区域之上且与其电连接的第三电极电连接；第五电极，在第二沟槽内隔着第三绝缘膜与第三半导体区域对置地设置，与第一电极电连接；及第六电极，在第二沟槽内的第五电极之下隔着第四绝缘膜而与第二区域对置设置，与第一电极电连接。

公开(公告)号：CN113497150A

公开(公告)日：2021-10-12

申请号：CN202010817677.X

申请日：2020-08-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/417 ,  H01L23/48

Abstract: 提供可靠性高的半导体装置，具备：第一导电型的第一及第二半导体层，第二半导体层具有第一及第二区域；第二导电型的第一及第三半导体区域；第一导电型的第二及第四半导体区域；第二电极，在第一沟槽内隔着第一绝缘膜与第一半导体区域对置，与设置于第一半导体层之上的第一电极电连接；第四电极，在第一沟槽内的第二电极之下隔着第二绝缘膜而与第一区域对置设置，与设置于第二半导体区域之上且与其电连接的第三电极电连接；第五电极，在第二沟槽内隔着第三绝缘膜与第三半导体区域对置地设置，与第一电极电连接；及第六电极，在第二沟槽内的第五电极之下隔着第四绝缘膜而与第二区域对置设置，与第一电极电连接。

公开(公告)号：CN112420851B

公开(公告)日：2024-09-03

申请号：CN202010107182.8

申请日：2020-02-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/872 ,  H01L29/06

Abstract: 实施方式提供能够降低关断时的漏电流的半导体装置。实施方式的半导体装置，包括：第1导电型的半导体部；在上述半导体部的背面上设置的第1电极；在上述半导体部的表面上设置的第2电极；第2导电型的第1半导体层，配置于在上述半导体部的上述表面侧设置的沟槽的内部；及绝缘层，设置于上述沟槽的内部，将上述第1半导体层从上述半导体部电绝缘。上述第2电极经由具有整流性的接触面而连接于上述半导体部，与上述第1半导体层电连接。

公开(公告)号：CN117476587A

公开(公告)日：2024-01-30

申请号：CN202211725326.1

申请日：2022-12-28

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 马场祥太郎 ,  新井雅俊 ,  宫下桂 ,  可知刚

IPC: H01L23/495 ,  H01L23/367

Abstract: 本发明的实施方式涉及半导体芯片及半导体装置。有关实施方式的半导体芯片具备第1电极、半导体层、第2电极、第3电极和金属层。上述半导体层包括第1部分、第2部分及位于上述第1部分与上述第2部分之间的第3部分，设在上述第1电极之上。上述第2电极设在上述第1部分之上。上述第3电极设在上述第2部分之上。上述金属层设在上述第1电极之下，位于上述第3部分之下。上述金属层的下表面位于上述第1电极的下表面的下方。

公开(公告)号：CN112420851A

公开(公告)日：2021-02-26

申请号：CN202010107182.8

申请日：2020-02-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/872 ,  H01L29/06

Abstract: 实施方式提供能够降低关断时的漏电流的半导体装置。实施方式的半导体装置，包括：第1导电型的半导体部；在上述半导体部的背面上设置的第1电极；在上述半导体部的表面上设置的第2电极；第2导电型的第1半导体层，配置于在上述半导体部的上述表面侧设置的沟槽的内部；及绝缘层，设置于上述沟槽的内部，将上述第1半导体层从上述半导体部电绝缘。上述第2电极经由具有整流性的接触面而连接于上述半导体部，与上述第1半导体层电连接。

公开(公告)号：CN110176496A

公开(公告)日：2019-08-27

申请号：CN201810843515.6

申请日：2018-07-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/08

Abstract: 一种半导体装置，第1半导体区域设于第1电极之上，与第1电极电连接。第2半导体区域设于第1半导体区域之上。第3半导体区域设于第2半导体区域的一部分之上。栅极电极设于第1半导体区域之上，具有第1、第2部分和位于两者之间的第3部分。第1部分在第2方向上隔着栅极绝缘部而与第1半导体区域的一部分、第2半导体区域、及第3半导体区域的至少一部分对置。第2部分在第3方向上与第1部分分离。第4半导体区域具有在第2方向上隔着栅极绝缘部而与第2部分对置的第1区域。布线部设于第3部分之上，与第3部分电连接。第2电极设于第2、第3半导体区域、及第1区域之上。第2电极与第2、第3、第4半导体区域电连接，与布线部电分离。

公开(公告)号：CN118693033A

公开(公告)日：2024-09-24

申请号：CN202310864440.0

申请日：2023-07-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 松尾一辉 ,  新井雅俊 ,  藤本理惠

IPC: H01L23/498

Abstract: 本发明的实施方式涉及半导体装置。一种半导体装置，其具有：金属膜，设置于半导体芯片之上；绝缘膜，设置于金属膜之上，具有开口部；接合材料，设置于开口部内的金属膜之上，与金属膜接合；以及连接器，所述连接器具有：接合面；以及环状槽，设置于接合面，沿着接合面的外周内径为外径的60％以上且90％以下，连接器的接合面与接合材料接合。

公开(公告)号：CN117712069A

公开(公告)日：2024-03-15

申请号：CN202310024606.8

申请日：2023-01-09

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊 ,  松尾一辉 ,  泉泽优

IPC: H01L23/49 ,  H01L23/492 ,  H01L23/13

Abstract: 实施方式涉及半导体装置。半导体装置具备基底部件、半导体芯片和第一导电部件。所述基底部件具有第一面和与所述第一面相反的一侧的第二面，包含设于所述第二面侧的凸部。所述半导体芯片经由第一连接部件安装在所述第二面上。所述半导体芯片具有第一电极、第二电极、控制焊盘和半导体部，所述半导体部位于所述第一电极与所述第二电极之间以及所述第一电极与所述控制焊盘之间。所述第一连接部件连接于所述第一电极，所述控制焊盘与所述第二电极分离地设置。所述第一导电部件经由第二连接部件接合在所述第二电极上。所述基底部件的所述凸部位于所述第二连接部件的沿着所述第二电极与所述控制焊盘之间的空间的侧面的下方。

公开(公告)号：CN114256326A

公开(公告)日：2022-03-29

申请号：CN202110147277.7

申请日：2021-02-03

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新井雅俊

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 实施方式提供能够降低发生破坏的可能性的半导体装置。实施方式的半导体装置，具备第一金属部件、半导体元件和第二金属部件。第一金属部件与第一端子电连接。半导体元件包括第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、栅极电极以及第二电极。第二金属部件设置于第二电极之上，与第二电极电连接，并与第二端子电连接。半导体元件包括：第一部分，在第一方向上与第二金属部件重叠；及第二部分，在第一方向上与第二金属部件不重叠。在第二部分中相邻的栅极电极彼此之间的第一半导体区域在第二方向上的长度，比在第一部分中相邻的栅极电极彼此之间的第一半导体区域在第二方向上的长度长。

公开(公告)号：CN106486528A

公开(公告)日：2017-03-08

申请号：CN201610068979.5

申请日：2016-02-01

Applicant: 株式会社东芝

Inventor： 加藤浩朗 ,  西胁达也 ,  新井雅俊 ,  胜田浩明 ,  吉冈千香子 ,  鉾本吉孝

IPC: H01L29/40 ,  H01L29/423

Abstract: 根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电层、栅极电极、以及第1电极。导电层具有第1部分、第2部分以及第3部分。第1部分设在第1区域之上。第1部分隔着第1绝缘部被第1半导体区域包围。第2部分在第2方向上延伸。第2部分设在第1半导体区域之上。第2部分位于第2区域之上。第3部分连接在第1部分与第2部分之间。第3部分在第3方向上延伸。第1电极与第3半导体区域以及导电层电连接。在第1电极与第3部分之间，连接有第2部分。