公开(公告)号：CN105990435B

公开(公告)日：2019-05-03

申请号：CN201510100342.5

申请日：2015-03-06

Applicant: 株式会社东芝

Inventor： 山下浩明 ,  小野升太郎 ,  浦秀幸 ,  泉泽优

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

Abstract: 本发明的实施方式提供一种能够降低终端区域中的半导体区域表面的电场的半导体装置。实施方式的半导体装置具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、元件区域、及终端区域。第二半导体区域设置在第一半导体区域内。元件区域具有第二导电型的第三半导体区域、第一导电型的第四半导体区域、及栅极电极。栅极电极隔着栅极绝缘层而与第三半导体区域及第四半导体区域相邻。终端区域具有第一电极。终端区域包围元件区域。第一电极具有在第一方向延伸的第一部分、及在第二方向延伸的第二部分。第一电极在第一半导体区域上及第二半导体区域上设置着多个。在第二方向相邻的第一部分的间隔比在第一方向相邻的第二部分的间隔窄。

公开(公告)号：CN109659367A

公开(公告)日：2019-04-19

申请号：CN201810184885.3

申请日：2018-03-07

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 山下浩明 ,  小野升太郎 ,  一条尚生

IPC: H01L29/78 ,  H01L29/06

Abstract: 实施方式的半导体装置具备：半导体层，具有第1面与第2面；第1导电型的第1半导体区域；第2导电型的第2半导体区域；在与第2半导体区域之间夹着第1半导体区域的第2导电型的第3半导体区域；第1半导体区域与第1面之间的第1导电型的第1阱区域；相对于第1阱区域而离开的第1导电型的第2阱区域；第1阱区域与第1面之间的第1导电型的第1接触区域；第2阱区域与第1面之间的第1导电型的第2接触区域；在第1阱区域与第2阱区域之间的第1半导体区域之上设置的栅电极；源电极，具有与第1接触区域相接的第1区域以及与第2接触区域相接的第2区；以及漏电极。

公开(公告)号：CN102339861B

公开(公告)日：2015-07-01

申请号：CN201110113071.9

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  谷内俊治 ,  渡边美穗 ,  山下浩明

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/42372 ,  H01L29/66734

Abstract: 本发明的实施方式的半导体装置具备：第一导电型的第一半导体层；第一导电型的第二半导体层和第二导电型的第三半导体层，在大致平行于上述第一半导体层主面的方向上交替地设置在上述第一半导体层之上；第二导电型的第四半导体层，设置在上述第二半导体层和上述第三半导体层之上；第一导电型的第五半导体层，选择性地设置在上述第四半导体层的表面上；控制电极，隔着绝缘膜设置在从上述第五半导体层表面贯通上述第四半导体层地与上述第二半导体层相连的槽内；第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接；和第一导电型的第六半导体层，设置在上述第四半导体层与第二半导体层之间。上述第六半导体层的杂质浓度高于上述第二半导体层的杂质浓度。

公开(公告)号：CN102623499A

公开(公告)日：2012-08-01

申请号：CN201210017576.X

申请日：2012-01-19

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  仲敏行 ,  谷内俊治 ,  渡边美穗 ,  山下浩明

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7395

Abstract: 实施方式的半导体元件具备：第1导电型的第1半导体层、第1导电型的第2半导体层、第2导电型的第3半导体层、第1导电型的第4半导体层、第1控制电极、引出电极、第2控制电极、第3控制电极。上述第1控制电极与上述第2半导体层、上述第3半导体层以及上述第4半导体层隔着第1绝缘膜对置。上述引出电极与上述第1控制电极电连接，设置在上述第2半导体层之上。上述第2控制电极以及上述第3控制电极与上述引出电极电连接，在上述引出电极下隔着第2绝缘膜与上述第2半导体层对置。在上述引出电极下的上述第2半导体层的表面没有设置上述第3半导体层。上述第2控制电极的电阻比上述第3控制电极的电阻高。

公开(公告)号：CN102412273A

公开(公告)日：2012-04-11

申请号：CN201110066867.3

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 小野升太郎 ,  斋藤涉 ,  谷内俊治 ,  渡边美穗 ,  山下浩明

IPC: H01L29/423 ,  H01L21/28 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/84 ,  H01L29/0619 ,  H01L29/402 ,  H01L29/42372 ,  H01L29/66712 ,  H01L2224/40245 ,  H01L2224/40479 ,  H01L2224/40499 ,  H01L2224/4103 ,  H01L2224/84203 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/37099

Abstract: 本发明提供半导体装置，具有：第一主电极，与第一导电型的第一半导体区域及在上述第一半导体区域的表面选择性地设置的第二导电型的第二半导体区域电连接；控制电极，与上述第一半导体区域之间隔着第一绝缘膜地设置；以及引出电极，与上述控制电极电连接。还具有：第二绝缘膜，设在上述第一主电极及上述引出电极的上方；以及多个接触电极，设置在形成于上述第二绝缘膜的多个第一接触孔的内部，与上述引出电极电连接。通过上述第二绝缘膜与上述第一主电极电绝缘的控制端子，覆盖上述引出电极、以及上述第一主电极中的设置在上述第一半导体区域上方、上述第二半导体区域上方、上述控制电极上方的部分，与上述多个接触电极电连接。

公开(公告)号：CN113451389A

公开(公告)日：2021-09-28

申请号：CN202010877118.8

申请日：2020-08-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 佐藤慎吾 ,  藤农佑树 ,  山下浩明

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明的半导体装置具备第1电极、第1导电型的第1半导体区域、接合区域、第1导电型的第4半导体区域、第2导电型的第5半导体区域、第1导电型的第6半导体区域、栅极电极及第2电极。接合区域包含第1导电型的第2半导体区域及第2导电型的第3半导体区域。在与第1方向垂直的第2方向上，交替地设置有多个第2半导体区域和多个第3半导体区域。接合区域中的选自由重金属元素及质子构成的组中的至少一种第1元素的浓度比第1半导体区域中的第1元素的浓度高，且比第4半导体区域中的第1元素的浓度高。或者，接合区域中的晶体缺陷的密度比第1半导体区域中的晶体缺陷的密度高，且比第4半导体区域中的晶体缺陷的密度高。

公开(公告)号：CN111725182A

公开(公告)日：2020-09-29

申请号：CN201910738276.2

申请日：2019-08-12

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 山下浩明 ,  小野升太郎 ,  一条尚生 ,  河本隆史

IPC: H01L23/552 ,  H01L29/06 ,  H01L29/423 ,  H01L29/78

Abstract: 实施方式提供一种能够降低电磁干涉噪声及开关损耗的半导体装置及其控制方法。实施方式的半导体装置具备半导体部、设置在所述半导体部的正面上的电极、和设置在所述半导体部与所述电极之间的多个沟槽型控制电极。所述半导体部包括第1导电型的第1层、第2导电型的第2层、第2导电型的第3层、第1导电型的第4层、第2导电型的第5层和第1导电型的第6层。所述第3层设置在所述第1层与所述电极之间。所述第4及第5层分别有选择地设置在所述第3层与所述电极之间。所述第4层经由所述绝缘膜面对所述控制电极中的第1控制电极，所述第5层经由所述绝缘膜面对第2控制电极。

公开(公告)号：CN110890419A

公开(公告)日：2020-03-17

申请号：CN201910018675.1

申请日：2019-01-09

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 一条尚生 ,  小野升太郎 ,  山下浩明

IPC: H01L29/41 ,  H01L29/78

Abstract: 一种半导体装置具备：包括第1导电型的第1半导体层的半导体部；设置在半导体部上的第1电极；被第1电极包围的第2电极；被第2电极包围的第3电极。半导体部还包括：选择性设置在第1半导体层与第1电极之间的第2导电型的第2半导体层；选择性设置在第2半导体层与第1电极之间的第1导电型的第3半导体层；具有设置在第1半导体层与第2电极及第3电极间的主部和设置在第1半导体层与第1电极间的外缘部的第2导电型的第4半导体层；选择性设置在第4半导体层中并具有与第1电极电连接的部分的第1导电型的第5半导体层；以及，具备设置在第4半导体层中的与第5半导体部分离的位置且与第3电极电连接的部分的第1导电型的第6半导体层。

公开(公告)号：CN102623499B

公开(公告)日：2015-12-09

申请号：CN201210017576.X

申请日：2012-01-19

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  仲敏行 ,  谷内俊治 ,  渡边美穗 ,  山下浩明

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7395

Abstract: 实施方式的半导体元件具备：第1导电型的第1半导体层、第1导电型的第2半导体层、第2导电型的第3半导体层、第1导电型的第4半导体层、第1控制电极、引出电极、第2控制电极、第3控制电极。上述第1控制电极与上述第2半导体层、上述第3半导体层以及上述第4半导体层隔着第1绝缘膜对置。上述引出电极与上述第1控制电极电连接，设置在上述第2半导体层之上。上述第2控制电极以及上述第3控制电极与上述引出电极电连接，在上述引出电极下隔着第2绝缘膜与上述第2半导体层对置。在上述引出电极下的上述第2半导体层的表面没有设置上述第3半导体层。上述第2控制电极的电阻比上述第3控制电极的电阻高。

公开(公告)号：CN104282755A

公开(公告)日：2015-01-14

申请号：CN201310606199.8

申请日：2013-11-25

Applicant: 株式会社东芝

Inventor： 浦秀幸 ,  山下浩明 ,  小野昇太郎 ,  泉沢优

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0634 ,  H01L29/0878 ,  H01L29/66704 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/4236 ,  H01L29/66712

Abstract: 提供一种半导体器件，能够变更导通电阻和对恢复电流的耐性。实施方式的半导体器件具有：第1电极；与第1电极对置的第2电极；第1半导体层，具有在与从第1电极朝着第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在第1电极上；第2导电类型的第2半导体层，设置在第1半导体层上，与第2半导体区相接；第1导电类型的第3半导体层，在第1区域中，设置在第2半导体层上，与第2电极连接；以及第3电极，在第1区域中，隔着绝缘膜与第2半导体层相接。在第1区域中，第1半导体区包含：位于第1电极侧且含有氢的第1部分和被第1部分和第2半导体层夹着且具有比第1部分低的杂质浓度的第2部分。