-
公开(公告)号：CN101248529A
公开(公告)日：2008-08-20
申请号：CN200680030712.1
申请日：2006-06-27
Applicant: 国际商业机器公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/108 , H01L27/10829 , H01L27/10867 , H01L27/1203
Abstract: 一种DRAM存储器单元和用于利用绝缘体上硅(SOI)CMOS技术制作密集(20或18方)布局的工序。具体而言，本发明提供一种与现有SOI CMOS技术兼容的密集且高性能的SRAM单元配置。本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。广义上说，存储器单元包括分别设置有栅极、源极和漏极的第一晶体管；分别具有第一栅极、第二栅极、源极和漏极的第二晶体管；以及具有第一端子的电容器；其中，所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
-
公开(公告)号：CN1262527A
公开(公告)日：2000-08-09
申请号：CN99127484.9
申请日：1999-12-29
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10864 , H01L27/10841 , H01L27/10867 , H01L27/10876
Abstract: 一种在半导体基片上形成的存储单元,包括一个纵向沟道和一个晶体管,纵向沟道作为存储电容器,沟道中充有多晶硅填充料,晶体管的源极在沟道的侧壁中形成,晶体管的漏极在半导体基片中形成,晶体管的表面与半导体基片的顶部表面共用,晶体管的沟道区包括垂直部分和水平部分以及作为沟道上部分的多晶硅栅。制造工艺使作为存储节点的多晶硅填充部分和作为栅导体的多晶硅填充部分的顶部形成绝缘氧化层。
-
公开(公告)号：CN1252624A
公开(公告)日：2000-05-10
申请号：CN99108861.1
申请日：1999-06-28
IPC: H01L27/108
CPC classification number: H01L27/10861 , H01L29/945
Abstract: 瓶形沟槽式电容器,其具有拓展的沟槽下部,在该拓展的沟槽下部内有epi层。该epi层起沟槽式电容器的隐埋极板的作用。一个扩散区包围拓展的沟槽下部,用以增强epi层的掺杂剂浓度。扩散区例如是通过汽相掺杂、等离子体掺杂或等离子体浸没离子注入法形成的。
-
公开(公告)号：CN101248529B
公开(公告)日：2010-05-19
申请号：CN200680030712.1
申请日：2006-06-27
Applicant: 国际商业机器公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/108 , H01L27/10829 , H01L27/10867 , H01L27/1203
Abstract: 一种DRAM存储器单元和用于利用绝缘体上硅(SOI)CMOS技术制作密集(20或18方)布局的工序。具体而言，本发明提供一种与现有SOI CMOS技术兼容的密集且高性能的SRAM单元配置。本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。广义上说，存储器单元包括分别设置有栅极、源极和漏极的第一晶体管；分别具有第一栅极、第二栅极、源极和漏极的第二晶体管；以及具有第一端子的电容器；其中，所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
-
Patent Agency Ranking
公开(公告)号：CN1161841C
公开(公告)日：2004-08-11
申请号：CN99127484.9
申请日：1999-12-29
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10864 , H01L27/10841 , H01L27/10867 , H01L27/10876
Abstract: 一种在半导体基片上形成的存储单元，包括一个纵向沟道和一个晶体管，纵向沟道作为存储电容器，沟道中充有多晶硅填充料，晶体管的源极在沟道的侧壁中形成，晶体管的漏极在半导体基片中形成，晶体管的表面与半导体基片的顶部表面共用，晶体管的沟道区包括垂直部分和水平部分以及作为沟道上部分的多晶硅栅。制造工艺使作为存储节点的多晶硅填充部分和作为栅导体的多晶硅填充部分的顶部形成绝缘氧化层。
-
公开(公告)号：CN1248066A
公开(公告)日：2000-03-22
申请号：CN99108860.3
申请日：1999-06-28
IPC: H01L27/108
CPC classification number: H01L27/10861 , H01L29/945
Abstract: 沟槽式电容器,其在沟槽的下部内有epi层。该epi层起沟槽式电容器的隐埋极板的作用。一个扩散区包围沟槽的下部,用以增强epi层的掺杂剂浓度。扩散区例如是通过汽相掺杂、等离子体掺杂或等离子体浸没离子注入法形成的。
-
公开(公告)号：CN101147263A
公开(公告)日：2008-03-19
申请号：CN200680009779.7
申请日：2006-04-12
Applicant: 国际商业机器公司
IPC: H01L29/76
CPC classification number: H01L27/115 , G11C16/0466 , H01L27/0207 , H01L27/105 , H01L27/11568 , H01L27/1157 , H01L27/11573 , H01L29/792 , H01L29/7926
Abstract: 本发明提供了具有可随机访问存储位置的双晶体管硅－氧化物－氮化物－氧化物－半导体(2－Tr SONOS)非易失性存储单元及其制造方法。在一个实施例中，提供了一种2－Tr SONOS单元，其中选择晶体管位于沟槽结构中，其沟槽深度约为1～2μm，并且存储晶体管位于邻接该沟槽结构的半导体衬底的表面上。在另一实施例中，提供了一种2－Tr SONOS存储单元，其中选择晶体管与存储晶体管二者均位于具有上述深度的沟槽结构中。
-
公开(公告)号：CN1223000C
公开(公告)日：2005-10-12
申请号：CN99108861.1
申请日：1999-06-28
IPC: H01L27/108
CPC classification number: H01L27/10861 , H01L29/945
Abstract: 瓶形沟槽式电容器，其具有拓展的沟槽下部，在该拓展的沟槽下部内有epi层。该epi层起沟槽式电容器的隐埋极板的作用。一个扩散区包围拓展的沟槽下部，用以增强epi层的掺杂剂浓度。扩散区例如是通过汽相掺杂、等离子体掺杂或等离子体浸没离子注入法形成的。
-
公开(公告)号：CN1222999C
公开(公告)日：2005-10-12
申请号：CN99108860.3
申请日：1999-06-28
IPC: H01L27/108
CPC classification number: H01L27/10861 , H01L29/945
Abstract: 沟槽式电容器，其在沟槽的下部内有epi层。该epi层起沟槽式电容器的隐埋极板的作用。一个扩散区包围沟槽的下部，用以增强epi层的掺杂剂浓度。扩散区例如是通过汽相掺杂、等离子体掺杂或等离子体浸没离子注入法形成的。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.023 seconds)
