-
公开(公告)号：CN101248529B
公开(公告)日：2010-05-19
申请号：CN200680030712.1
申请日：2006-06-27
Applicant: 国际商业机器公司
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/108 , H01L27/10829 , H01L27/10867 , H01L27/1203
Abstract: 一种DRAM存储器单元和用于利用绝缘体上硅(SOI)CMOS技术制作密集(20或18方)布局的工序。具体而言，本发明提供一种与现有SOI CMOS技术兼容的密集且高性能的SRAM单元配置。本领域中已知各种增益单元布局。本发明通过提供利用SOI CMOS制作的密集布局而改进了现有技术。广义上说，存储器单元包括分别设置有栅极、源极和漏极的第一晶体管；分别具有第一栅极、第二栅极、源极和漏极的第二晶体管；以及具有第一端子的电容器；其中，所述电容器的第一端子和所述第二晶体管的第二栅极包括单个实体。
-
公开(公告)号：CN1222998C
公开(公告)日：2005-10-12
申请号：CN01119790.0
申请日：2001-05-30
Applicant: 国际商业机器公司
CPC classification number: H01L23/5252 , H01L27/10829 , H01L27/10897 , H01L27/1203 , H01L29/66181 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种能在低电压和低电流下编程的抗熔丝结构，它可能占据很少的芯片空间，并被制作在诸如绝缘体上硅之类的组合物衬底上。抗熔丝的编程或采取选择形成导体位置的方法和/或采取损伤电容器状结构的电介质的方法。一种绝缘颈圈被用来限制损伤只发生在所希望的位置。编程电流引起的热效应电压和噪声，被有效地与本底硅层隔离开来，这就允许在该器件正常工作的状态下进行编程。因此，在不中断工作的情况下得以实现自修复的潜能。
-
公开(公告)号：CN1327267A
公开(公告)日：2001-12-19
申请号：CN01119790.0
申请日：2001-05-30
Applicant: 国际商业机器公司
CPC classification number: H01L23/5252 , H01L27/10829 , H01L27/10897 , H01L27/1203 , H01L29/66181 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 一种能在低电压和低电流下编程的抗熔丝结构,它可能占据很少的芯片空间,并被制作在诸如绝缘体上硅之类的组合物衬底上。抗熔丝的编程或采取选择形成导体位置的方法和/或采取损伤电容器状结构的电介质的方法。一种绝缘颈圈被用来限制损伤只发生在所希望的位置。编程电流引起的热效应电压和噪声,被有效地与本底硅层隔离开来,这就允许在该器件正常工作的状态下进行编程。因此,在不中断工作的情况下得以实现自修复的潜能。
-
公开(公告)号：CN117063148A
公开(公告)日：2023-11-14
申请号：CN202280022919.3
申请日：2022-03-30
Applicant: 国际商业机器公司
IPC: G06F3/06
Abstract: 公开了一种用于神经网络推理引擎的系统、方法和计算机程序产品。推理引擎系统可以包括第一存储器和与第一存储器通信的处理器。该处理器可以被配置成执行操作。处理器被配置为执行的操作可以包括利用所述第一存储器取回第一任务以及将第一任务递送到处理器用于处理第一任务。操作还可包括当处理器处理第一任务时用第一存储器预取第二任务。所述操作可进一步包括在完成处理所述第一任务时所述第一存储器将所述第二任务递送到所述处理器。所述操作可以进一步包括处理器处理第二任务。
-
公开(公告)号：CN103299428A
公开(公告)日：2013-09-11
申请号：CN201280004545.9
申请日：2012-01-03
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/401 , H01L21/76895 , H01L21/76897 , H01L29/49 , H01L29/4983 , H01L29/51 , H01L29/66545 , H01L29/6656
Abstract: 本发明提供了一种半导体结构，包括具有位于半导体衬底的表面上的多个栅极堆叠14’的半导体衬底12。每个栅极堆叠从底部至顶部包括高k栅极电介质层42、功函数金属层44和导电金属46。间隔物22位于每个栅极堆叠的侧壁上，并且自对准电介质衬垫30存在于每个间隔物的上表面上。每个自对准电介质衬垫30的底表面存在于半导体金属合金28的上表面上。接触金属34位于相邻栅极堆叠之间并且通过自对准电介质衬垫30与每个栅极堆叠分隔开。结构也包括另一接触金属60，具有位于接触金属的上表面上并且与其直接接触的一部分以及位于一个栅极堆叠的导电金属上并且与其直接接触的另一部分。也公开了一种使用替换栅极和非替换栅极方案的形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN1211857C
公开(公告)日：2005-07-20
申请号：CN00104636.5
申请日：2000-02-03
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L23/58 , H01L27/108 , H01L21/76
CPC classification number: H01L27/10861 , H01L21/763 , H01L21/765 , H01L27/10829 , H01L27/10897 , H01L2924/0002 , H01L2924/00
Abstract: 动态随机存取存储器有多对存储单元，存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部，并包围包含存储单元的半导体衬底的区域。这使多对存储单元相互电隔离并与位于半导体衬底内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电半导体材料，导电材料有侧壁部分和下部，侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离，下部与半导体衬底电接触。隔离沟槽的上部填充第二电绝缘体。
-
公开(公告)号：CN103299428B
公开(公告)日：2016-04-13
申请号：CN201280004545.9
申请日：2012-01-03
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/401 , H01L21/76895 , H01L21/76897 , H01L29/49 , H01L29/4983 , H01L29/51 , H01L29/66545 , H01L29/6656
Abstract: 本发明提供了一种半导体结构，包括具有位于半导体衬底的表面上的多个栅极堆叠14’的半导体衬底12。每个栅极堆叠从底部至顶部包括高k栅极电介质层42、功函数金属层44和导电金属46。间隔物22位于每个栅极堆叠的侧壁上，并且自对准电介质衬垫30存在于每个间隔物的上表面上。每个自对准电介质衬垫30的底表面存在于半导体金属合金28的上表面上。接触金属34位于相邻栅极堆叠之间并且通过自对准电介质衬垫30与每个栅极堆叠分隔开。结构也包括另一接触金属60，具有位于接触金属的上表面上并且与其直接接触的一部分以及位于一个栅极堆叠的导电金属上并且与其直接接触的另一部分。也公开了一种使用替换栅极和非替换栅极方案的形成半导体结构的方法。
-
公开(公告)号：CN101410988A
公开(公告)日：2009-04-15
申请号：CN200780010886.6
申请日：2007-05-16
Applicant: 国际商业机器公司
IPC: H01L29/94 , H01L21/334
CPC classification number: H01L29/945 , H01L29/66181
Abstract: 本发明提供了一种半导体制造方法，包括提供半导体结构的步骤。该半导体结构包括半导体基板和所述半导体基板中的沟槽。该沟槽包括侧壁，该侧壁包括{100}侧壁面和{110}侧壁面。所述半导体结构还包括阻挡层，其位于所述{100}侧壁面和所述{110}侧壁面上。该方法还包括以下步骤：去除阻挡层在{110}侧壁面上的部分而不去除阻挡层在{100}侧壁面上的部分，从而使得{110}侧壁面曝露于周围环境。
-
公开(公告)号：CN101410907A
公开(公告)日：2009-04-15
申请号：CN200780001802.2
申请日：2007-01-10
Applicant: 国际商业机器公司
IPC: G11C11/24 , H01L21/8242
CPC classification number: G11C8/16 , G11C11/405 , G11C11/4097 , H01L27/0207 , H01L27/108 , H01L27/10861
Abstract: 提供一种包括存储器的集成电路，该存储器在每个存储器单元中具有多个端口，用于在多个存储器单元中的每一个内存取数据位。这样的存储器包括存储器单元阵列，其中每个存储器单元包括连接在一起作为单一电容源的多个电容器(102)。第一存取晶体管(104)耦合在多个电容器中的第一个与第一位线之间，并且第二存取晶体管(106)耦合在多个电容器中的第二个与第二位线之间。在每个存储器单元中，第一存取晶体管的栅极连接至第一字线，并且第二存取晶体管的栅极连接至第二字线。
-
公开(公告)号：CN1267913A
公开(公告)日：2000-09-27
申请号：CN00104636.5
申请日：2000-02-03
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L23/58 , H01L27/108 , H01L21/76
CPC classification number: H01L27/10861 , H01L21/763 , H01L21/765 , H01L27/10829 , H01L27/10897 , H01L2924/0002 , H01L2924/00
Abstract: 动态随机存取存储器有多对存储单元,存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部,并包围包含存储单元的半导体本体的区域。这使多对存储单元相互电隔离并与位于半导体本体内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电材料,导电材料有侧壁部分和下部,侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离,下部与半导体本体电接触。隔离沟槽的上部填充第二电绝缘体。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.022 seconds)
