公开(公告)号：CN116978902A

公开(公告)日：2023-10-31

申请号：CN202310641471.X

申请日：2023-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许铭城 ,  杨宇滔 ,  吕宗庭 ,  康伯坚 ,  阿密特·昆杜 ,  周文昇 ,  彭永州

IPC: H01L27/02 ,  H01L23/552 ,  H01L23/00 ,  H01L21/76 ,  H01L21/82

Abstract: 一种半导体器件及其形成方法，半导体器件包括：对应地包括在邻接第一和第二模拟单元区中的第一有源区和第二有源区(AR)，第一和第三模拟单元区邻接的区域(模拟单元边界(ACB)区域)从第一AR的顶部边界附近延伸到第二AR的底部边界附近；通孔‑至‑PGBM_1st区段接触结构(VB)对应地位于第一AR或第二AR之下，每个VB的长轴和第一AR和第二AR中的每个AR的短轴具有大约相同的长度；以及第一埋入式金属化(第一BM)层中的PG区段(PGBM_1st区段)，PGBM_1st区段位于每个VB的大部分之下，并且PGBM_1st区段的Y中线位于第一和第二模拟单元区邻接的位置处或附近，因此位于ACB区的中间处或附近。

公开(公告)号：CN116741745A

公开(公告)日：2023-09-12

申请号：CN202310495211.6

申请日：2023-05-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家忠 ,  周文昇 ,  彭永州 ,  袁忠盛 ,  郑仪侃

IPC: H01L23/528 ,  H01L23/522 ,  H01L21/8238

Abstract: 本发明的实施例提供了一种半导体单元结构及其制造方法。半导体单元结构包括第一互补金属氧化物半导体(CMOS)和第二CMOS，第一导电元件和第二导电元件。第一CMOS和第二CMOS被放置在衬底上，参考电压通过第一导电元件和第二导电元件分别提供给第一CMOS和第二CMOS。第一导电元件的宽度乘以第一CMOS的沟道长度的乘积与第二导电元件的宽度乘以第二CMOS的沟道长度的乘积呈正相关。本发明的实施例还提供了一种集成电路。

公开(公告)号：CN115473416A

公开(公告)日：2022-12-13

申请号：CN202210731046.5

申请日：2022-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘思麟 ,  连倍兴 ,  陈翊文 ,  张清河 ,  洪照俊 ,  彭永州

IPC: H02M1/088 ,  H02M9/04 ,  H03K3/57 ,  G01K7/00

Abstract: 一种半导体装置及监测半导体装置的温度的方法，半导体装置包括：温度无关电流产生器，产生实质上与温度无关的参考电流及为参考电流实质上的复制品的镜像电流；脉冲信号产生器，对镜像电流进行采样以产生脉冲信号；及计数器，获取由脉冲信号产生器产生的脉冲信号的数量，当判定由此获得的脉冲信号的数量小于预定临限值时，允许脉冲信号产生器产生脉冲信号，且当判定由此获得的脉冲信号的数量等于预定临限值时，禁止脉冲信号产生器产生脉冲信号。

公开(公告)号：CN114781301A

公开(公告)日：2022-07-22

申请号：CN202110827161.8

申请日：2021-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨宇滔 ,  周文昇 ,  彭永州 ,  庄永旭

IPC: G06F30/36 ,  G06F115/12

Abstract: 一种模拟集成电路布局的自动产生系统与方法，揭示用于产生模拟集成电路的一或多个非最终布局的多种技术。此些技术包括基于元件规格产生模拟集成电路的非最终布局；将非最终布局分区成多个子单元；合并经验证的子单元以形成模拟集成电路的已合并布局；及针对已合并布局执行品质控制检查。或者或另外，产生非最终布局可包括确定不同单元类型的相邻单元之间的可允许间距或将一或更多个填充(filler)单元插入至非最终布局中的填充区域中。

公开(公告)号：CN113809042A

公开(公告)日：2021-12-17

申请号：CN202110141281.2

申请日：2021-02-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨忠傑 ,  吕宗庭 ,  彭永州

IPC: H01L23/522 ,  H01L23/528 ,  H01L27/092

Abstract: 一种半导体装置包括具有第一组电路部件的电路，其中电路是在基板的第一侧上的电路区域中，及基板的第一侧上方的第一组导电柱。在半导体装置中，第一导电轨条电连接至第一组导电柱中的每一者，其中第一组导电柱中的每一者通过第一导电轨条电连接至第一组电路部件中的每一者；及延伸穿过基板的第一电力单元，其中第一电力单元包括延伸穿过基板的一第一数目个电力柱，其中第一数目个电力柱中的每一者并行电连接至第一导电轨条。

公开(公告)号：CN111627906A

公开(公告)日：2020-09-04

申请号：CN202010123709.6

申请日：2020-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 康伯坚 ,  周文昇 ,  彭永州

IPC: H01L27/07

Abstract: 一种半导体器件包括晶体管和电阻器。晶体管串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起。电阻器覆盖在晶体管上方。电阻器连接在晶体管的源极端子和接地端子之间。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN110783319A

公开(公告)日：2020-02-11

申请号：CN201910327285.2

申请日：2019-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈泰邑 ,  杨忠杰 ,  彭永州

IPC: H01L23/64

Abstract: 此处公开低电容的电容器结构。在一例中，公开的电容器结构包括第一电极与第二电极。第一电极包括第一金属指。第二电极包括第二金属指与第三金属指，且第二金属指与第三金属指彼此平行并平行于第一金属指。第一金属指形成于第二金属指与第三金属指之间。电容器结构亦包含第四金属指形成于第一金属指与第二金属指之间并作为虚置金属指，以及第五金属指形成于第一金属指与第三金属指之间并作为另一虚置金属指。第四金属指与第五金属指平行于第一金属指。

公开(公告)号：CN103970924B

公开(公告)日：2018-10-12

申请号：CN201310178036.4

申请日：2013-05-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 阿米特·孔杜 ,  洪照俊 ,  彭永州 ,  杨世丞 ,  林忠凯

IPC: G06F17/50

Abstract: 本发明提供了一种用于设计集成电路并且预测金属氧化物半导体(MOS)阵列中的电流失配的系统和方法。选择MOS阵列中的第一单元子集并且对于这些单元中的每个单元测量电流。确定用于第一单元子集中的每个单元的电流相对于参考单元的电流的标准差。可以使用用于第一子集中的一个或多个单元的电流的被确定的标准差来确定局部变化的标准差。然后，可以确定在阵列的x和/或y方向上由例如多晶硅密度梯度效应所导致的变化的标准差，并且通过其确定用于阵列中的任何单元的电流失配。本发明还提供了用于预测金属氧化物半导体阵列中的电流失配的分析模型。

公开(公告)号：CN108538832A

公开(公告)日：2018-09-14

申请号：CN201810400632.5

申请日：2012-05-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建宏 ,  彭永州 ,  陈重辉 ,  杨志明

IPC: H01L27/02 ,  G06F17/50

Abstract: 根据一组设计规则生成半导体部件的最优布局的方法包括：对于包括一个或多个半导体部件的单位单元，生成多个结构，每一个都满足一些设计规则但不是所有设计规则。对于每个结构，检查作为单位单元的重复图案的布局是否满足剩余的设计规则。在满足所有设计规则的结构中，选择提供特性的最优值的结构来生成半导体部件的最优布局。

公开(公告)号：CN106055724A

公开(公告)日：2016-10-26

申请号：CN201610193186.6

申请日：2013-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭永州 ,  周文升 ,  洪照俊

IPC: G06F17/50

Abstract: 本发明涉及一种半导体器件，包括：设置在所述半导体器件的边缘附近的边缘有源单元，其中所述边缘有源单元包括多个指状件；朝向所述半导体器件的中心部分的与所述边缘有源单元邻近的内部有源单元，其中，所述内部有源单元包括多个指状件并且所述边缘有源单元的所述多个指状件的至少一个电连接至所述内部有源单元的所述多个指状件的至少一个；以及设置在所述半导体器件的所述中心部分附近的中间有源单元，其中所述中间有源单元包括多个指状件并且所述中间有源单元的所述指状件的每个相互电连接。