-
公开(公告)号：CN116978902A
公开(公告)日：2023-10-31
申请号：CN202310641471.X
申请日：2023-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/552 , H01L23/00 , H01L21/76 , H01L21/82
Abstract: 一种半导体器件及其形成方法，半导体器件包括：对应地包括在邻接第一和第二模拟单元区中的第一有源区和第二有源区(AR)，第一和第三模拟单元区邻接的区域(模拟单元边界(ACB)区域)从第一AR的顶部边界附近延伸到第二AR的底部边界附近；通孔‑至‑PGBM_1st区段接触结构(VB)对应地位于第一AR或第二AR之下，每个VB的长轴和第一AR和第二AR中的每个AR的短轴具有大约相同的长度；以及第一埋入式金属化(第一BM)层中的PG区段(PGBM_1st区段)，PGBM_1st区段位于每个VB的大部分之下，并且PGBM_1st区段的Y中线位于第一和第二模拟单元区邻接的位置处或附近，因此位于ACB区的中间处或附近。
-
公开(公告)号：CN111627906A
公开(公告)日：2020-09-04
申请号：CN202010123709.6
申请日：2020-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/07
Abstract: 一种半导体器件包括晶体管和电阻器。晶体管串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起。电阻器覆盖在晶体管上方。电阻器连接在晶体管的源极端子和接地端子之间。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN111627906B
公开(公告)日：2024-02-23
申请号：CN202010123709.6
申请日：2020-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/07
Abstract: 一种半导体器件包括晶体管和电阻器。晶体管串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起。电阻器覆盖在晶体管上方。电阻器连接在晶体管的源极端子和接地端子之间。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114978135A
公开(公告)日：2022-08-30
申请号：CN202210116806.1
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687 , G06F1/26
Abstract: 一种半导体装置以及可控电路启用方法，半导体装置包含：迟滞块，用以产生处于对应禁用启用电压位准的输出电压；及核心电压闸控(CVG)装置，用以接收核心电压，迟滞块的输入端耦接至控制节点。核心电压闸控装置用以回应于核心电压处于或低于第一触发位准，更改控制节点处的控制电压以便使迟滞块的输出电压在禁用电压位准处产生。另外，核心电压闸控装置用以回应于核心电压处于或高于第二触发位准，更改控制节点处的控制电压以便使迟滞块的输出电压在启用电压位准处产生，第二触发位准高于第一触发位准。
-
公开(公告)号：CN113471195A
公开(公告)日：2021-10-01
申请号：CN202110105472.3
申请日：2021-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06
Abstract: 一种集成电路元件包括晶体管，此晶体管包括在第一及第二主动区域之间的栅极结构、上覆于第一主动区域的第一S/D金属部分，及上覆于第二主动区域的第二S/D金属部分。包括第三S/D金属部分的负载电阻器定位在介电层上且在与第一及第二S/D金属部分相同的层中。第一介层孔上覆于第一S/D金属部分，第二及第三介层孔上覆于第三S/D金属部分，且第一导电结构用以将第一介层孔电连接至第二介层孔。
-
Patent Agency Ranking
公开(公告)号：CN102683169B
公开(公告)日：2015-10-28
申请号：CN201210039247.5
申请日：2012-02-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0207
Abstract: 公开了用于半导体失配减少的系统和方法。实施例包括：半导体器件的高密度区域和低密度区域的导体密度和有源区域密度。为了提高导体密度和有源区域密度，可以将伪材料添加至低密度区域，从而减少了在高密度区域和低密度区域之间的内部密度失配。另外，可以将类似处理用于减少在位于半导体衬底上的不同区域之间的外部失配。一旦已经减少了这些失配，为了减少导体密度失配和有源区域密度失配，就可以额外填充围绕不同区域的空白区域。
-
公开(公告)号：CN110034109A
公开(公告)日：2019-07-19
申请号：CN201811523624.6
申请日：2018-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本公开阐述一种以具有多个统一栅极的单元结构取代器件的方法。一种示例性方法包括：接收电路图，所述电路图包括所述器件；确定所述单元结构，其中所述多个统一栅极的累加有效栅极长度等于所述器件的栅极长度；基于所述单元结构及所述器件产生平面图，所述平面图包括多个占位符的布置，所述多个占位符的所述布置与所述电路图中所述单元结构的布置及所述器件的布置匹配；以及基于所述平面图、所述单元结构及所述电路图产生电路布局。所述多个占位符被所述单元结构取代且所述单元结构能够基于所述电路图而连接到所述电路图的其他部分。
-
公开(公告)号：CN103226624B
公开(公告)日：2016-10-05
申请号：CN201210571197.5
申请日：2012-12-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G03F1/36 , G03F1/70
Abstract: 提供了一种用于检验在半导体器件布局中存在的可接受的器件特征密度和器件特征差异的方法。提供了用于将器件布局划分为多个窗口并且测量或者确定每个窗口内的器件特征密度的方法。器件布局包括各个器件区域并且该方法提供了将一个区域内的平均器件特征密度与周围区域或者其他区域内的平均器件特征密度进行比较并且还提供了确定器件特征密度的梯度。可以从特定器件区域至周围区域监控梯度。用于实施该方法的指令可以存储在计算机可读存储介质上并且通过处理器执行这些指令。本发明还提供了半导体器件特征密度梯度检验。
-
公开(公告)号：CN103872102A
公开(公告)日：2014-06-18
申请号：CN201310083982.0
申请日：2013-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L27/06 , H01L21/28 , H01L21/336
CPC classification number: H01L29/6681 , H01L21/823418 , H01L21/823431 , H01L27/0207 , H01L27/0629 , H01L27/0886 , H01L27/0924 , H01L27/1211 , H01L29/66174 , H01L29/7851
Abstract: 本发明实施例公开了半导体器件、FinFET器件以及形成FinFET器件的方法。一种实施例为包括位于衬底上方的第一FinFET的半导体器件，其中所述第一FinFET包括第一组半导体鳍。所述半导体器件还包括位于衬底上方的用于第一FinFET的第一体接触部，其中第一体接触部包括第二组半导体鳍，并且所述第一体接触部横向地与所述第一FinFET相邻。本发明还公开了具有嵌入式MOS变容二极管的鳍式场效应晶体管FinFET及其制造方法。
-
公开(公告)号：CN103226624A
公开(公告)日：2013-07-31
申请号：CN201210571197.5
申请日：2012-12-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: G06F17/5081 , G03F1/36 , G03F1/70
Abstract: 提供了一种用于检验在半导体器件布局中存在的可接受的器件特征密度和器件特征差异的方法。提供了用于将器件布局划分为多个窗口并且测量或者确定每个窗口内的器件特征密度的方法。器件布局包括各个器件区域并且该方法提供了将一个区域内的平均器件特征密度与周围区域或者其他区域内的平均器件特征密度进行比较并且还提供了确定器件特征密度的梯度。可以从特定器件区域至周围区域监控梯度。用于实施该方法的指令可以存储在计算机可读存储介质上并且通过处理器执行这些指令。本发明还提供了半导体器件特征密度梯度检验。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.027 seconds)
