-
公开(公告)号：CN103151337B
公开(公告)日：2016-12-14
申请号：CN201210076897.7
申请日：2012-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: G01R1/07342 , G01R1/07378 , H01L2224/16225
Abstract: 一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。
-
公开(公告)号：CN117199133A
公开(公告)日：2023-12-08
申请号：CN202310887529.9
申请日：2023-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
Abstract: 半导体结构包括衬底和嵌入衬底中的pn结结构的堆叠件。半导体结构包括从衬底突出的半导体鳍。半导体结构包括设置在半导体鳍中的源极/漏极结构对。半导体结构包括位于半导体鳍的沟道区域上方并且介于源极/漏极结构对之间的栅极结构。本发明的实施例还提供了制造半导体结构的方法。
-
公开(公告)号：CN103887193A
公开(公告)日：2014-06-25
申请号：CN201310164911.3
申请日：2013-05-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2889 , G01R1/07378 , H01L22/14
Abstract: 一种三维集成电路测试装置，包括：探针卡，被配置为将三维集成电路中的待测器件与具有多个测试模块的自动测试设备板连接在一起，其中，探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件，其中，探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。
-
Patent Agency Ranking
公开(公告)号：CN103151337A
公开(公告)日：2013-06-12
申请号：CN201210076897.7
申请日：2012-03-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544
CPC classification number: G01R1/07342 , G01R1/07378 , H01L2224/16225
Abstract: 一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。
-
公开(公告)号：CN118821712A
公开(公告)日：2024-10-22
申请号：CN202410838850.2
申请日：2024-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/398 , G06F30/392 , G06F30/394
Abstract: 一种用于估计产品设计的性能、功率和面积的计算机实施的方法包括：在模拟环境下放置和布线设计元件；将一个或多个模拟条件应用于设计元件；基于一个或多个模拟条件来获得第一组数据以及第一组数据之间的第一关系；基于第一关系获得预测模型；以及使用预测模型来预测新的数据集。本申请的实施例还提供了用于估计产品设计的性能、功率和面积的装置及非暂时性计算机可读介质。
-
公开(公告)号：CN118231375A
公开(公告)日：2024-06-21
申请号：CN202410234814.5
申请日：2024-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/525 , H01L21/768 , H01L23/48 , H10B20/25
Abstract: 一种半导体结构，包括具有第一表面和与第一表面相对的第二表面的衬底。该半导体结构包括设置在第一表面上的半导体器件。该半导体结构包括设置在第二表面上的金属化层。所述半导体结构包括与所述金属化层并联耦合的第一导电通孔和第二导电通孔，所述第一导电通孔和第二导电通孔从所述第二横向所述第一侧延伸。所述半导体结构还包括布置在所述半导体器件上并耦合到所述第一导电通孔和所述第二导电通孔的电熔丝。本申请的实施例还公开了一种制造半导体结构的方法。
-
公开(公告)号：CN116741745A
公开(公告)日：2023-09-12
申请号：CN202310495211.6
申请日：2023-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L21/8238
Abstract: 本发明的实施例提供了一种半导体单元结构及其制造方法。半导体单元结构包括第一互补金属氧化物半导体(CMOS)和第二CMOS，第一导电元件和第二导电元件。第一CMOS和第二CMOS被放置在衬底上，参考电压通过第一导电元件和第二导电元件分别提供给第一CMOS和第二CMOS。第一导电元件的宽度乘以第一CMOS的沟道长度的乘积与第二导电元件的宽度乘以第二CMOS的沟道长度的乘积呈正相关。本发明的实施例还提供了一种集成电路。
-
公开(公告)号：CN103887193B
公开(公告)日：2016-12-28
申请号：CN201310164911.3
申请日：2013-05-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2889 , G01R1/07378
Abstract: 一种三维集成电路测试装置，包括：探针卡，被配置为将三维集成电路中的待测器件与具有多个测试模块的自动测试设备板连接在一起，其中，探针卡包括三维集成电路的多个已知合格管芯、三维集成电路的多个互连件以及多个探针接触件，其中，探针接触件被配置为将探针卡与三维集成电路的待测器件的测试接触件连接在一起。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.033 seconds)
