-
公开(公告)号：CN110970428B
公开(公告)日：2025-03-28
申请号：CN201910924583.X
申请日：2019-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/83
Abstract: 集成电路包括主动区，此主动区具有接合第一侧部分及第二侧部分的中心部分。具有在中心部分中的第一通道区域之一上方形成的栅极的第一晶体管具有第一阈值电压。具有在中心部分中的第二通道区域之一上方形成的栅极的第二晶体管具有第二阈值电压。具有在第一侧部分中的第三通道区域之一上方形成的栅极的第三晶体管具有第三阈值电压。具有在第二侧部分中的第四通道区域之一上方形成的栅极的第四晶体管具有第四阈值电压。第一阈值电压及第二阈值电压的第一平均值比第三阈值电压及第四阈值电压的第二平均值大预定阈值电压偏移。
-
公开(公告)号：CN102043417B
公开(公告)日：2016-07-06
申请号：CN201010518056.8
申请日：2010-10-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G05F1/575 , H02M3/07 , H02M2001/0045
Abstract: 一种低压降稳压器、直流对直流转换器以及低压降稳压方法，该稳压器包括：一放大器，具有一正端，用以接收一参考电压；一主要源极随耦器，具有一源极，耦接至放大器的一负端，其中放大器的一输出端用以驱动主要源极随耦器的一栅极；以及至少一从属源极随耦器，具有一栅极，与主要源极随耦器的栅极为共栅极，以及一源极，用以作为低压降稳压器的一输出端。本发明当输出端进行繁重的切换时，直流对直流转换器无浪费很多能量；可驱动巨大的电容性负载；源极随耦器的直流能量损耗是非常小的。
-
公开(公告)号：CN102243837B
公开(公告)日：2013-06-05
申请号：CN201110125741.9
申请日：2011-05-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G09G3/3688 , G09G2310/027
Abstract: 本发明揭露了一种驱动器、n位驱动器系统与运算放大器缓冲器。驱动器利用运算放大器的终端的选择性偏压，来减少运算放大器输出的偏移。每一运算放大器输入包含晶体管差动输入对，此晶体管差动输入对包含一NMOS晶体管和一PMOS晶体管。在输入电压范围的低端和高端处，这些晶体管是选择性的或分别的耦合至一标准输入或将启动的偏压，以有助于抵消偏差补偿(offset compensation)。对于介于电压范围低端和高端间的输入电压，这些晶体管是以传统方式加以偏压。
-
公开(公告)号：CN102237876A
公开(公告)日：2011-11-09
申请号：CN201010550115.X
申请日：2010-11-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03M1/66
CPC classification number: H03M1/0648 , G06F17/5063 , H03M1/742
Abstract: 本发明公开了一种排列电流源单元的方法与应用此方法的电流源单元阵列。此电流源单元阵列包含多个电流源单元群组，每一电流源单元群组包含多个电流源单元。在排列电流源单元的方法中，首先提供初始的电流源单元阵列。接着，将电流源单元阵列中的电流源单元分成多个电流源单元群组。然后，指派第一识别码给每一电流源单元群组，以及指派第二识别码给每一电流源单元，其中第一识别码和第二识别码是以初始电流源单元阵列的梯度为基础。接着，基于第一识别码和第二识别码来排列电流源单元，以提供最终电流源单元阵列的布局。接着储存最终电流源单元阵列的布局于计算机可读取储存媒体中。
-
公开(公告)号：CN116978902A
公开(公告)日：2023-10-31
申请号：CN202310641471.X
申请日：2023-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/552 , H01L23/00 , H01L21/76 , H01L21/82
Abstract: 一种半导体器件及其形成方法，半导体器件包括：对应地包括在邻接第一和第二模拟单元区中的第一有源区和第二有源区(AR)，第一和第三模拟单元区邻接的区域(模拟单元边界(ACB)区域)从第一AR的顶部边界附近延伸到第二AR的底部边界附近；通孔‑至‑PGBM_1st区段接触结构(VB)对应地位于第一AR或第二AR之下，每个VB的长轴和第一AR和第二AR中的每个AR的短轴具有大约相同的长度；以及第一埋入式金属化(第一BM)层中的PG区段(PGBM_1st区段)，PGBM_1st区段位于每个VB的大部分之下，并且PGBM_1st区段的Y中线位于第一和第二模拟单元区邻接的位置处或附近，因此位于ACB区的中间处或附近。
-
Patent Agency Ranking
公开(公告)号：CN116741745A
公开(公告)日：2023-09-12
申请号：CN202310495211.6
申请日：2023-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/522 , H01L21/8238
Abstract: 本发明的实施例提供了一种半导体单元结构及其制造方法。半导体单元结构包括第一互补金属氧化物半导体(CMOS)和第二CMOS，第一导电元件和第二导电元件。第一CMOS和第二CMOS被放置在衬底上，参考电压通过第一导电元件和第二导电元件分别提供给第一CMOS和第二CMOS。第一导电元件的宽度乘以第一CMOS的沟道长度的乘积与第二导电元件的宽度乘以第二CMOS的沟道长度的乘积呈正相关。本发明的实施例还提供了一种集成电路。
-
公开(公告)号：CN114781301A
公开(公告)日：2022-07-22
申请号：CN202110827161.8
申请日：2021-07-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/36 , G06F115/12
Abstract: 一种模拟集成电路布局的自动产生系统与方法，揭示用于产生模拟集成电路的一或多个非最终布局的多种技术。此些技术包括基于元件规格产生模拟集成电路的非最终布局；将非最终布局分区成多个子单元；合并经验证的子单元以形成模拟集成电路的已合并布局；及针对已合并布局执行品质控制检查。或者或另外，产生非最终布局可包括确定不同单元类型的相邻单元之间的可允许间距或将一或更多个填充(filler)单元插入至非最终布局中的填充区域中。
-
公开(公告)号：CN111627906A
公开(公告)日：2020-09-04
申请号：CN202010123709.6
申请日：2020-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/07
Abstract: 一种半导体器件包括晶体管和电阻器。晶体管串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起。电阻器覆盖在晶体管上方。电阻器连接在晶体管的源极端子和接地端子之间。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN111627906B
公开(公告)日：2024-02-23
申请号：CN202010123709.6
申请日：2020-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/07
Abstract: 一种半导体器件包括晶体管和电阻器。晶体管串联连接在电源端子和接地端子之间，并且晶体管的栅极端子连接在一起。电阻器覆盖在晶体管上方。电阻器连接在晶体管的源极端子和接地端子之间。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114978135A
公开(公告)日：2022-08-30
申请号：CN202210116806.1
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687 , G06F1/26
Abstract: 一种半导体装置以及可控电路启用方法，半导体装置包含：迟滞块，用以产生处于对应禁用启用电压位准的输出电压；及核心电压闸控(CVG)装置，用以接收核心电压，迟滞块的输入端耦接至控制节点。核心电压闸控装置用以回应于核心电压处于或低于第一触发位准，更改控制节点处的控制电压以便使迟滞块的输出电压在禁用电压位准处产生。另外，核心电压闸控装置用以回应于核心电压处于或高于第二触发位准，更改控制节点处的控制电压以便使迟滞块的输出电压在启用电压位准处产生，第二触发位准高于第一触发位准。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.032 seconds)
