-
公开(公告)号：CN118866688A
公开(公告)日：2024-10-29
申请号：CN202410871815.0
申请日：2024-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/51 , H10B51/30
Abstract: 本发明实施例可藉由以下方法来形成半导体装置结构：形成层堆叠，层堆叠包括连续底部电极材料层、连续介电层及连续介电金属氧化物层；藉由将氧原子并入至连续介电金属氧化物层的顶表面部分中来增大连续介电金属氧化物层的顶表面部分中的氧对金属比率；在连续介电金属氧化物层之上沉积连续半导体层；以及对连续半导体层及层堆叠进行图案化，以形成经图案化层堆叠，经图案化层堆叠包括底部电极、介电层、介电金属氧化物层及半导体层。
-
公开(公告)号：CN113299662A
公开(公告)日：2021-08-24
申请号：CN202110577128.4
申请日：2021-05-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吕俊颉 , 乔治奥斯韦理安尼堤斯 , 马可范达尔 , 杨世海 , 林佑明
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 一种器件包括多层堆叠、沟道层、铁电层及缓冲层。所述多层堆叠设置在衬底上且包括交替堆叠的多个导电层及多个介电层。沟道层穿透过所述多个导电层及所述多个介电层。铁电层设置在沟道层与所述多个导电层及所述多个介电层中的每一者之间。缓冲层包括金属氧化物，且缓冲层中的一者设置在所述铁电层与所述多个介电层中的每一者之间。
-
公开(公告)号：CN113380820B
公开(公告)日：2024-12-24
申请号：CN202110184564.5
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器单元包括位于半导体衬底上方的薄膜晶体管。该薄膜晶体管包含：接触字线的铁电(FE)材料，该FE材料为含铪化合物，铪化合物包含稀土金属；以及接触源极线和位线的氧化物半导体(OS)层，其中，FE材料设置在OS层和字线之间。本申请的实施例还提供了半导体器件及其形成方法。
-
公开(公告)号：CN113380824A
公开(公告)日：2021-09-10
申请号：CN202110516759.5
申请日：2021-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11587 , H01L27/1159 , H01L27/11597
Abstract: 一种形成三维(3D)存储器阵列的方法包括形成堆叠件，该堆叠件具有由介电层分离的碳基材料的多个导电层。在该堆叠件中的蚀刻沟槽将导电层分成导电条。所得结构包括水平导电条的二维阵列。可沿着每个条的长度分布存储器单元以提供3D阵列。该等导电条与可具有竖直或水平取向的附加导电结构一起允许对存储器单元进行单独寻址。用碳基材料形成该等导电层有助于将沟槽蚀刻成高纵横比。因此，形成碳基材料的导电层使存储器阵列能够具有更多层或具有更高的面积密度。本发明的实施例还公开了存储器器件及其形成方法。
-
公开(公告)号：CN112151676A
公开(公告)日：2020-12-29
申请号：CN202010955885.6
申请日：2014-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02 , H01L23/522 , H01L23/532 , H01L21/768
Abstract: 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。
-
Patent Agency Ranking
公开(公告)号：CN109103084A
公开(公告)日：2018-12-28
申请号：CN201711283650.1
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L29/423 , H01L21/336 , H01L29/78 , H01L29/06
Abstract: 在制造全环栅场效应晶体管的方法中，在衬底上方形成沟槽。将纳米管结构布置在沟槽中，每个纳米管结构包括碳纳米管(CNT)，碳纳米管具有包裹在CNT周围的栅极介电层和位于栅极介电层上方的栅电极层。在沟槽中形成锚定层。去除源极/漏极(S/D)区处的锚定层的部分。去除S/D区处的栅电极层和栅极介电层，从而暴露S/D区处的CNT的部分。在CNT的暴露部分上形成S/D电极层。去除栅极区处的锚定层的部分，从而暴露栅极结构的栅电极层的部分。在栅电极层的暴露部分上形成栅极接触层。本发明的实施例还涉及制造半导体器件的方法和半导体器件。
-
公开(公告)号：CN105679839A
公开(公告)日：2016-06-15
申请号：CN201410657766.7
申请日：2014-11-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。
-
公开(公告)号：CN113488539B
公开(公告)日：2025-01-14
申请号：CN202110619997.9
申请日：2021-06-03
Applicant: 台湾积体电路制造股份有限公司
Inventor： 乔治奥斯·韦理安尼堤斯 , 吕俊颉 , 杨世海 , 马礼修
Abstract: 提供了一种半导体器件及其制造方法。该半导体器件包括栅极层、低掺杂半导体层、晶体铁电层以及源极端子和漏极端子。晶体铁电层设置在栅极层和低掺杂半导体层之间。源极端子和漏极端子设置在低掺杂半导体层上。
-
公开(公告)号：CN113380821B
公开(公告)日：2024-12-24
申请号：CN202110220243.6
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器单元，包括位于半导体衬底上方的晶体管。晶体管包括沿着字线的侧壁布置的铁电层。铁电层包括具有5的化合价、7的化合价、或其组合的物质。氧化物半导体层电连接至源极线和位线。铁电层设置在氧化物半导体层和字线之间。本申请的实施例提供了存储器单元、存储器器件及其形成方法。
-
公开(公告)号：CN113380827B
公开(公告)日：2023-12-19
申请号：CN202110255533.4
申请日：2021-03-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种用于形成存储器件的方法，包括：在衬底上方依次形成第一层堆叠件和第二层堆叠件，其中第一层堆叠件和第二层堆叠件中的每个包括在衬底上方依次形成的介电层、沟道层和源极/漏极层；形成延伸穿过第一层堆叠件和第二层堆叠件的开口，其中，开口包括在第一层堆叠件和第二层堆叠件的边界内的第一开口，以及从第二层堆叠件的侧壁向第一开口延伸的第二开口；通过用介电材料取代由开口暴露的源极/漏极层的部分来形成内间隔层；用铁电材料加衬开口的侧壁；以及通过用导电材料填充开口，在第一开口中形成第一栅电极并在第二开口中形成伪栅电极。本发明的实施例还涉及一种存储器件。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.035 seconds)
