公开(公告)号：CN115497976A

公开(公告)日：2022-12-20

申请号：CN202210078003.1

申请日：2022-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游嘉榕 ,  许秉诚

IPC: H01L27/22

Abstract: 一种包括晶体管和内存单元的内存组件。晶体管包括第一闸极、设置在第一闸极上方的第二闸极、设置在第一闸极和第二闸极之间的第一信道层、设置在第一信道层的相对侧的第一源极和第一漏极、设置在第二闸极上方的第三闸极、设置在第二闸极和第三闸极之间的第二信道层，以及设置在在第二信道层的相对侧的第二源极和第二漏极。第三闸极电性连接到第一闸极和第二闸极。第一源极电性连接到第二源极，且第一漏极电性连接到第二漏极。

公开(公告)号：CN114883268A

公开(公告)日：2022-08-09

申请号：CN202210124937.4

申请日：2022-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴咏捷 ,  何彦忠 ,  魏惠娴 ,  游嘉榕 ,  许秉诚 ,  杨丰诚 ,  林仲德

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体结构及其形成方法。薄膜晶体管包括位于基底之上的有源层、包括第一栅极介电质及第一栅极电极的堆叠且位于有源层的第一表面上的第一栅极堆叠，接触有源层的第一表面的周边部分且沿第一水平方向以第一栅极电极彼此横向地间隔开的一对第一接触电极、接触有源层的与有源层的第一表面垂直地间隔开的第二表面的第二接触电极，以及包括第二栅极介电质及第二栅极电极的相应堆叠且位于有源层的第二表面的相应周边部分上的一对第二栅极堆叠。

公开(公告)号：CN113394221A

公开(公告)日：2021-09-14

申请号：CN202110617652.X

申请日：2021-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何彦忠 ,  吴咏捷 ,  游嘉榕 ,  魏惠娴 ,  马礼修 ,  后藤贤一 ,  许秉诚

IPC: H01L27/11504 ,  H01L27/11507 ,  H01L27/11509 ,  H01L27/11514 ,  H01L27/22 ,  H01L27/24

Abstract: 本发明的实施例提供了一种存储器件及其制造方法，所述存储装置包括衬底、设置在衬底上的薄膜晶体管(TFT)；以及设置在所述衬底上并且与所述TFT重叠的存储单元。TFT被配置为有选择地向存储单元供电。

公开(公告)号：CN110659224A

公开(公告)日：2020-01-07

申请号：CN201910568567.1

申请日：2019-06-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林仲德 ,  何彦忠 ,  许秉诚 ,  蔡瀚霆 ,  姜慧如

IPC: G06F12/0897 ,  G06F12/0895

Abstract: 集成电路芯片的实施例包括集成在芯片中的组合处理核心和磁阻式随机存取存储器(MRAM)电路。MRAM电路包括多个MRAM单元。多个MRAM组织为多个存储器，包括高速缓存存储器、主存储器或工作存储器以及可选的二级储存存储器。高速缓存存储器包括多个高速缓存级别。本申请的实施例还涉及存储器装置和系统、集成电路的制造方法。

公开(公告)号：CN106206578A

公开(公告)日：2016-12-07

申请号：CN201510229008.X

申请日：2015-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  许秉诚 ,  蔣敏雄 ,  钟淑维 ,  徐豪汶

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供了一种半导体结构及其制造方法。本发明的一些实施例提供了一种半导体器件，其包括衬底和衬底上的栅极结构。第一导电类型的第一阱区域位于衬底中，接近栅极结构的第一侧壁。第二导电类型的第二阱区域也位于衬底中，接近栅极结构的第二侧壁。导电区域设置在第二阱区域中。导电区域可以为外延区域。导电区域和栅极结构之间的第二阱区域内的化学组成与第二阱区域中的化学组成基本同质。

公开(公告)号：CN114914300A

公开(公告)日：2022-08-16

申请号：CN202210065624.6

申请日：2022-01-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴咏捷 ,  何彦忠 ,  魏惠娴 ,  游嘉榕 ,  许秉诚 ,  杨丰诚 ,  林仲德

IPC: H01L29/423 ,  H01L29/78

Abstract: 一种公开的半导体器件包括衬底、形成于衬底上的栅极、形成在栅极上的栅极介电层、与栅极的第一侧相邻的源极以及与栅极的第二侧相邻的漏极。由蚀刻停止层和/或高介电常数层形成的栅极介电层将源极与栅极和与衬底分开，并将漏极与栅极和与衬底分开。第一氧化层和第二氧化层形成于栅极介电层上，并且位于栅极的第一侧上且与源极相邻，以及位于栅极的第二侧上且与漏极相邻。半导体层形成于第一氧化层、第二氧化层、源极、漏极和栅极介电层之上。

公开(公告)号：CN113921399A

公开(公告)日：2022-01-11

申请号：CN202111101274.6

申请日：2021-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏惠娴 ,  何彦忠 ,  游嘉榕 ,  吴咏捷 ,  许秉诚

IPC: H01L21/336 ,  H01L29/786 ,  H01L29/10

Abstract: 可以在衬底上方形成平坦绝缘间隔件层，并且可以在平坦绝缘间隔件层上方形成半导体材料层、薄膜晶体管(TFT)栅极介电层和栅电极的组合。在它们之上形成介电基质层。可以穿过半导体材料层的端部上方的介电基质层形成源极侧通孔腔和漏极侧通孔腔。通过改变半导体材料层的端部的晶格常数，可以在半导体材料层的端部之间生成机械应力。机械应力可以增强半导体材料层的沟道部分中的电荷载流子的迁移率。本申请的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN113380899A

公开(公告)日：2021-09-10

申请号：CN202110604364.0

申请日：2021-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴咏捷 ,  何彦忠 ,  魏惠娴 ,  游嘉榕 ,  许秉诚 ,  马礼修 ,  林仲德

IPC: H01L29/786 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/34

Abstract: 半导体器件包括：第一介电层；栅电极，嵌入在第一介电层内；层堆叠件，包括栅极介电层；沟道层，包括半导体金属氧化物材料；以及第二介电层；以及源电极和漏电极，嵌入在第二介电层中并且接触沟道层的顶面的相应部分。栅电极、栅极介电层、沟道层、源电极和漏电极的组合形成晶体管。沟道层的位于栅电极上面的底面的外围的总长度等于栅电极的宽度或是栅电极的宽度的两倍，并且栅电极材料在沟道层侧壁上的再溅射最小化。本申请的实施例还涉及半导体结构、晶体管和形成晶体管器件的方法。

公开(公告)号：CN109326561B

公开(公告)日：2021-05-14

申请号：CN201711292065.8

申请日：2017-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪同萱 ,  沈冠傑 ,  许秉诚

IPC: H01L21/8234 ,  H01L29/78 ,  H01L21/336

Abstract: 一种鳍式场效晶体管的制造方法，包含形成延伸进入半导体基板的多个隔离区，凹陷这些隔离区，使得这些隔离区之间的多个半导体条的部分突出高于这些隔离区以形成多个半导体鳍片。此方法还包含凹陷这些半导体鳍片以形成多个凹部，自这些凹部磊晶成长第一半导体材料，蚀刻第一半导体材料，以及自已回蚀刻的第一半导体材料磊晶成长第二半导体材料。

公开(公告)号：CN106206578B

公开(公告)日：2021-03-16

申请号：CN201510229008.X

申请日：2015-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志雄 ,  张嘉德 ,  许秉诚 ,  蔣敏雄 ,  钟淑维 ,  徐豪汶

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明提供了一种半导体结构及其制造方法。本发明的一些实施例提供了一种半导体器件，其包括衬底和衬底上的栅极结构。第一导电类型的第一阱区域位于衬底中，接近栅极结构的第一侧壁。第二导电类型的第二阱区域也位于衬底中，接近栅极结构的第二侧壁。导电区域设置在第二阱区域中。导电区域可以为外延区域。导电区域和栅极结构之间的第二阱区域内的化学组成与第二阱区域中的化学组成基本同质。