公开(公告)号：CN118824943A

公开(公告)日：2024-10-22

申请号：CN202410195968.8

申请日：2024-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪敏修 ,  蔡纯怡 ,  张志维 ,  蔡明兴 ,  章勋明 ,  罗唯仁 ,  林威戎 ,  温钰婷 ,  杨凯杰

IPC: H01L21/768 ,  H01L23/485

Abstract: 本申请提供了具有降低的R/C的接触插塞及其形成方法。一种方法，包括：在层间电介质的侧壁上形成接触间隔物，其中接触间隔物围绕接触开口；在开口中和源极/漏极区域上形成硅化物区域；沉积延伸到接触开口中的粘附层；以及执行处理工艺，使得对接触间隔物进行处理。处理工艺选自由氧化工艺、碳化工艺及其组合组成的组。该方法还包括在粘附层上方沉积金属阻挡物、沉积金属材料以填充接触开口、以及执行平坦化工艺以去除金属材料的位于层间电介质上方的多余部分。

公开(公告)号：CN110957350A

公开(公告)日：2020-04-03

申请号：CN201910895176.0

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨凯杰 ,  庄礼阳 ,  王培宇 ,  李韦儒 ,  蔡庆威 ,  程冠伦

IPC: H01L29/06 ,  H01L27/088

Abstract: 本发明实施例公开了一种半导体装置与其形成方法，一实施例的半导体装置包括：p型场效应晶体管与n型场效应晶体管。p型场效应晶体管包括：第一栅极结构，形成于基板上；第一间隔物，位于第一栅极结构的侧壁上；以及非应变间隔物，位于第一间隔物的侧壁上。n型场效应晶体管包括：第二栅极结构，形成于基板上；第一间隔物，位于第二栅极结构的侧壁上；以及应变间隔物，位于第一间隔物的侧壁上。

公开(公告)号：CN103367163A

公开(公告)日：2013-10-23

申请号：CN201210337912.9

申请日：2012-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  杨凯杰 ,  吴伟豪 ,  后藤贤一 ,  吴志强 ,  孙元成

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1041 ,  H01L21/26506 ,  H01L21/2658 ,  H01L29/1045 ,  H01L29/1608 ,  H01L29/66537 ,  H01L29/66545 ,  H01L29/66651 ,  H01L29/7833

Abstract: 在衬底上制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法包括通过第一类型掺杂剂掺杂MOSFET器件的沟道区。通过第二类型掺杂剂在衬底中形成源极和漏极。在位于MOSFET器件的栅极下方的区域中实施选择性掺杂剂去活化。本发明还提供了栅极下方具有选择性掺杂剂去活化的MOSFET。

公开(公告)号：CN105225960B

公开(公告)日：2019-06-11

申请号：CN201410445852.1

申请日：2014-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  连万益 ,  朱熙甯 ,  杨凯杰 ,  蓝文廷

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/42392 ,  H01L21/31053 ,  H01L21/31144 ,  H01L21/823487 ,  H01L21/823885 ,  H01L29/0649 ,  H01L29/66666 ,  H01L29/7827

Abstract: 根据示例性实施例，本发明提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；提供具有位于衬底上方的源极、沟道和漏极的垂直结构；通过氧化来缩小源极和沟道；在垂直结构的漏极上方形成金属层；以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。

公开(公告)号：CN103531477B

公开(公告)日：2016-04-06

申请号：CN201210479477.3

申请日：2012-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟豪 ,  杨凯杰 ,  谢文兴 ,  后藤贤一 ,  吴志强

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823821

Abstract: 提供了形成具有优越的重复性和可靠性的半导体FinFET器件的方法和结构，所述方法和结构包括提供精确形成在半导体鳍下方的APT(抗穿通)层。在形成半导体鳍的材料形成之前，形成n型APT层和p型APT层。在一些实施例中，在精确设定位置的APT层和半导体鳍之间加入阻挡层。采用离子注入方法和外延生长方法在半导体衬底表面中形成适当掺杂的APT层。采用外延生长/沉积方法在APT层上方形成鳍材料。本发明提供了具有位于下方的嵌入式抗穿通层的FinFET方法和结构。

公开(公告)号：CN105225960A

公开(公告)日：2016-01-06

申请号：CN201410445852.1

申请日：2014-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  连万益 ,  朱熙甯 ,  杨凯杰 ,  蓝文廷

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/42392 ,  H01L21/31053 ,  H01L21/31144 ,  H01L21/823487 ,  H01L21/823885 ,  H01L29/0649 ,  H01L29/66666 ,  H01L29/7827

Abstract: 根据示例性实施例，本发明提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；提供具有位于衬底上方的源极、沟道和漏极的垂直结构；通过氧化来缩小源极和沟道；在垂直结构的漏极上方形成金属层；以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。

公开(公告)号：CN116153785A

公开(公告)日：2023-05-23

申请号：CN202210854441.2

申请日：2022-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈品彣 ,  钟长廷 ,  赵翊翔 ,  温钰婷 ,  杨凯杰 ,  葛于臣 ,  徐鹏皓 ,  郑雅忆 ,  洪敏修 ,  黄俊贤 ,  林威戎 ,  张志维 ,  蔡明兴

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/768 ,  H01L23/482

Abstract: 本公开涉及半导体器件的接触特征及其形成方法。一种方法包括在外延源极/漏极区域之上形成电介质层，在电介质层中形成开口。开口暴露外延源极/漏极区域的一部分。在开口的侧壁和底部上形成阻挡层。对开口的侧壁和底部执行氧化工艺。氧化工艺将阻挡层的一部分转化为氧化阻挡层，并将电介质层的与所述氧化阻挡层相邻的部分转化为衬垫层。去除氧化阻挡层。以自下而上的方式用导电材料填充开口，导电材料与衬垫层实体接触。

公开(公告)号：CN109309125A

公开(公告)日：2019-02-05

申请号：CN201810376848.2

申请日：2018-04-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程冠伦 ,  赖理学 ,  蔡庆威 ,  杨凯杰

IPC: H01L29/78 ,  H01L21/8234 ,  H01L21/336

Abstract: 本文中提供了具有栅极堆叠件的集成电路和用于形成所述集成电路的方法的实例。在一些实例中，一种方法包括接收工件，所述工件包括：设置在沟道区上方的侧壁间隔件对、设置在沟道区上并且沿着所述侧壁间隔件对中的第一间隔件的垂直表面延伸的栅极电介质、以及设置在高k栅极电介质上并且沿着垂直表面延伸的覆盖层。在覆盖层和高k栅极电介质上形成成形部件。去除设置在成形部件和第一间隔件之间的高k栅极电介质的第一部分和覆盖层的第一部分，以留下沿着垂直表面延伸的高k栅极电介质的第二部分和覆盖层的第二部分。

公开(公告)号：CN106158935A

公开(公告)日：2016-11-23

申请号：CN201510147785.X

申请日：2015-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卡洛斯·H.·迪亚兹 ,  王志豪 ,  连万益 ,  杨凯杰 ,  汤皓玲

IPC: H01L29/732 ,  H01L21/331

CPC classification number: H01L29/7845 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/42356 ,  H01L29/42392 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/7843

Abstract: 垂直晶体管包括源极-沟道-漏极结构、栅极和栅极介电层。源极-沟道-漏极结构包括源极、源极上方的漏极和介于源极和漏极之间的沟道。栅极围绕沟道的一部分。当垂直晶体管是n沟道垂直晶体管时，栅极被配置成提供基本沿着沟道的延伸方向的压缩应变，或当垂直晶体管是p沟道垂直晶体管时，栅极被配置成提供基本沿着沟道的延伸方向的拉伸应变。在一些实施例中，垂直晶体管还包括ILD，当垂直晶体管是n沟道垂直晶体管时，ILD被配置成提供基本沿着沟道的延伸方向的拉伸应变，或者当垂直晶体管是p沟道垂直晶体管时，ILD被配置成提供基本沿着沟道的延伸方向的压缩应变。本发明还提供了垂直晶体管的制造方法。

公开(公告)号：CN103531477A

公开(公告)日：2014-01-22

申请号：CN201210479477.3

申请日：2012-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟豪 ,  杨凯杰 ,  谢文兴 ,  后藤贤一 ,  吴志强

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823821

Abstract: 提供了形成具有优越的重复性和可靠性的半导体FinFET器件的方法和结构，所述方法和结构包括提供精确形成在半导体鳍下方的APT(抗穿通)层。在形成半导体鳍的材料形成之前，形成n型APT层和p型APT层。在一些实施例中，在精确设定位置的APT层和半导体鳍之间加入阻挡层。采用离子注入方法和外延生长方法在半导体衬底表面中形成适当掺杂的APT层。采用外延生长/沉积方法在APT层上方形成鳍材料。本发明提供了具有位于下方的嵌入式抗穿通层的FinFET方法和结构。