-
公开(公告)号：CN102053650A
公开(公告)日：2011-05-11
申请号：CN200910198571.X
申请日：2009-11-06
Applicant: 无锡江南计算技术研究所
Abstract: 一种背板信号线布线方法和一种背板系统，其中，所述背板信号线布线方法包括：根据待传输信号对串扰的敏感程度，将信号线分为第一类信号线与第二类信号线，其中，所述第一类信号线中所传输的信号，相较于所述第二类信号线中所传输的信号，对串扰更为敏感；按照所述信号线的分类，设置印刷电路板中的过孔，并去除部分过孔在部分电路层中的孔分支；依次对所述第一类信号线和第二类信号线进行布线，使所述第一类信号线分布于具有较少孔分支的电路层。本发明有效地利用了背板中的电路层空间，显著地降低孔分支对穿越电路层的信号线所产生的串扰。
-
公开(公告)号：CN110620965B
公开(公告)日：2021-10-29
申请号：CN201910867711.1
申请日：2019-09-14
Applicant: 无锡江南计算技术研究所
IPC: H04L12/931 , H04L12/04
Abstract: 本发明提供的一种576端口交换机的互连结构及设置方法，通过设置多个水平插件板，并在水平插件板的三个端面分设带光纤端口的光纤插座板来提高壳体的空间利用率，从而实现了交换机光纤端口数量的扩展；本发明通过在第一连接中板两端面设置与其内部正交连接器相通的第一通孔，进而通过第一通孔使水平插件板与垂直插件板的相应信号端相连，同时第一通孔的深度设置为刚好与第一连接中板的相应正交连接器信号针相连，从而避免了寄生电容的产生，维护了信号传输质量。
-
公开(公告)号：CN110727584B
公开(公告)日：2021-04-30
申请号：CN201910850481.8
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法，属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01，当监测到RTL的通用寄存器回写信号时，将RTL回写的值记录于Testbench中的RTL缓冲内；步骤S02，比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目，若相等，则返回步骤S01，若不相等，则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较，可在处理器的正确性验证中实现指令级的精确结果比较，提高验证环境构建速度和可靠性，提高处理器验证效率，降低处理器验证的难度和门槛。
-
公开(公告)号：CN110690991B
公开(公告)日：2021-03-19
申请号：CN201910852825.9
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
Abstract: 一种基于逻辑树的无阻塞网络归约计算装置，属于硬件集成电路技术领域。装置包括网络包接收模块，用于接收缓存网络上传输的归约数据包，并发送给网络包匹配模块；网络包匹配模块，用于将归约数据包的控制信息与集合消息状态记录进行匹配，匹配成功后，发送归约数据包给归约计算模块并触发归约计算模块启动计算；归约计算模块，用于进行本地归约计算和网络归约计算；网络发包模块，用于发送计算结束后的归约计算结果给归约通信指示对象。方法采用上述装置实现。本发明能够自动完成归约通信过程中的集合ID匹配，归约数据计算、归约结果发送等功能，能加速集合归约通信处理，降低集合归约通信对处理器CPU的打扰，提高集合归约通信性能。
-
公开(公告)号：CN110704362B
公开(公告)日：2021-03-12
申请号：CN201910864444.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/173
Abstract: 本发明提供一种处理器阵列局部存储混合管理技术，属于计算机体系结构和处理器微结构技术领域。该处理器阵列局部存储混合管理技术包括如下步骤：S1：将阵列处理器中每个核心的片上局部存储（LDM）被划分为第一类区域、第二类区域和第三类区域；S2：将第一类区域设定为用以保存本地私有数据、其具体编址仅对本核心的应用程序可见的私有存储空间；S3：将第二类区域设定为用以保存多个核心的共享数据、其具体编址对多个核心的应用程序可见的共享存储空间；S4：将第三类区域设定为用以映射到整个主存空间、采用Cache的方式管理以使本核心的应用程序对可Cache空间的访问可见的Cache存储空间。本发明针对应用特征进行灵活配置，高效发挥应用的实际运行性能。
-
Patent Agency Ranking
公开(公告)号：CN110719193B
公开(公告)日：2021-02-02
申请号：CN201910862750.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H04L12/24 , H04L12/707
Abstract: 一种面向高性能计算的高可靠泛树网络拓扑方法及结构，属于高性能计算机网络技术领域。本发明的方法包括：利用多端口的路由器交换芯片，构建多层胖树网络结构；根据需要，对同一层的路由器交换芯片进行端口直连。本发明的结构包括由多个多端口的路由器构建的多层胖树网络结构，至少一层上的多个路由器的交换芯片端口直连。本发明能够有效避免普通树形网络下行路径无法容错的问题，从而提升网络的可靠性。
-
公开(公告)号：CN110688094B
公开(公告)日：2021-01-26
申请号：CN201910861698.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/72
Abstract: 本发明属于计算机整数乘法校验设计技术领域，特别涉及一种基于并行压缩循环的余数运算电路及方法。包括多个输入端，分别用于输入多个同位宽的二进制数；模加法器，用于输出求余结果；一层或多层进位保留加法器组件，设置在多个输入端和模加法器之间；每一层进位保留加法器组件包括一个或者多个进位保留加法器；最上层的进位保留加法器的两个输出连接至模加法器的输入，其余每层进位保留加法器的和输出作为下层进位保留加法器的输入，其余每层进位保留加法器的进位输出向最左移动1位以后作为下层进位保留加法器的输入；同位宽的二进制数由整数拆分而成。仅在最后输出一级采用了模加法器，而中间级均采用进位保留加法器提高了电路的时序性能。
-
公开(公告)号：CN110690184B
公开(公告)日：2021-01-08
申请号：CN201910864452.7
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H01L23/367 , H01L23/473
Abstract: 一种多质复合三维流道双面强化换热冷板，包括由第一冷板制成的冷板基体、设置于所述冷板基体上的由第二冷板制成的冷板热沉与冷板接头、设置于冷板基体内部的由第二冷板制成的冷板流道，所述冷板流道将冷板热沉、冷板接头串联成具有流道回路的整体结构，所述冷板基体上设置有第一散热面，所述冷板热沉上设置有第二散热面，所述第二冷板的导热系数大于第一冷板的导热系数。本发明，在冷板基体上设置导热系数更高的冷板热沉，提高整个冷板的局部散热能力。
-
公开(公告)号：CN110704343B
公开(公告)日：2021-01-05
申请号：CN201910852824.4
申请日：2019-09-10
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28
Abstract: 本发明提供面向众核处理器访存和片内通信的数据传输方法与装置，属于计算机体系结构与处理器微结构领域。该面向众核处理器访存和片内通信的数据传输方法与装置包括如下步骤：S1：通道指令缓冲单元获取1或多个源核心处理器发出的通道指令；S2：从通道指令缓冲单元内抽取DMA通道指令或者RMA通道指令；S3：从DMA通道指令中解析DMA微访问，并将DMA微访问发送至内存，从RMA通道指令中解析RMA微访问发送至目标核心处理器中；S4：获取内存返回的应答或者目标核心处理器返回的应答后发起回答字操作。本发明减少了硬件逻辑开销，实现高效的实现片内数据复用，提升众核处理器的计算能力。
-
公开(公告)号：CN110727631A
公开(公告)日：2020-01-24
申请号：CN201910863825.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/08
Abstract: 本发明公开了一种基于双中板正交与非正交异构互连的H型组装方法。包括将左中板、右中板垂直放置并且将左中板、右中板的一端相互靠近，使左中板、右中板能够形成一个面；在左中板前后两侧面中远离右中板的一侧与右中板前后两侧面中远离左中板的一侧分别水平等数量放置节点插件；在左中板、右中板相互靠近处的一侧面上水平放置若干水平交换插件，使水平交换插件能够同时与左中板、右中板连接，在左中板、右中板相互靠近处的另一侧面上垂直放置若干垂直交换插件，使左中板、右中板上均设置有垂直交换插件。本发明提高节点与交换芯片组装密度，降低节点与交换芯片互连传输距离，提高了互连速率。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.052 seconds)
