-
公开(公告)号：CN102053818B
公开(公告)日：2014-07-02
申请号：CN200910198355.5
申请日：2009-11-05
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种分支预测方法及装置、处理器。所述分支预测方法包括：在取指的同时，以指令地址中的j位地址数据索引其历史模式，获得对应的k位历史模式数据；将指令的j位地址数据中的i位地址数据和k位历史模式数据进行异或运算获得n位运算结果；以n位运算结果索引所述指令在所述历史模式下的历史信息；以索引获得的历史信息数据对所述指令的下一个取指地址进行预测。所述分支预测方法及装置、处理器解决例如GAs、Gshare实现对不依赖统一历史模式而只依赖自身历史模式的情况预测不准的问题，也无需如GAs、PAs实现需要庞大的饱和计数器阵列来保存历史信息，节省了硬件开销及访问延时。
-
公开(公告)号：CN102053650B
公开(公告)日：2013-09-18
申请号：CN200910198571.X
申请日：2009-11-06
Applicant: 无锡江南计算技术研究所
Abstract: 一种背板信号线布线方法和一种背板系统，其中，所述背板信号线布线方法包括：根据待传输信号对串扰的敏感程度，将信号线分为第一类信号线与第二类信号线，其中，所述第一类信号线中所传输的信号，相较于所述第二类信号线中所传输的信号，对串扰更为敏感；按照所述信号线的分类，设置印刷电路板中的过孔，并去除部分过孔在部分电路层中的孔分支；依次对所述第一类信号线和第二类信号线进行布线，使所述第一类信号线分布于具有较少孔分支的电路层。本发明有效地利用了背板中的电路层空间，显著地降低孔分支对穿越电路层的信号线所产生的串扰。
-
公开(公告)号：CN101989942B
公开(公告)日：2012-10-31
申请号：CN200910165362.5
申请日：2009-08-07
Applicant: 无锡江南计算技术研究所
IPC: H04L12/40 , H04L12/437
Abstract: 一种仲裁控制方法、应用该仲裁控制方法的通信方法、仲裁器和应用该仲裁器的通信系统，其中，所述仲裁控制方法包括：对通信请求进行排序，所述排序与所述通信请求的链路距离和提交时间相关；对排序的所述通信请求进行筛选并提交筛选后的通信请求；根据所提交的通信请求的类型，对所述通信请求进行仲裁，返回仲裁失败响应或仲裁成功响应；根据所述仲裁响应，更新链路记录和信用记录。本发明通过对通信资源信用和链路的集中管理和分配，简化了仲裁过程，提高了流水仲裁能力和链路的通信效率。
-
公开(公告)号：CN102043748B
公开(公告)日：2012-10-31
申请号：CN200910196996.7
申请日：2009-10-13
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种PCIe测试平台，包括：第一主机；第二主机；测试板，所述测试板包括位于所述测试板上的PCIe插座，与PCIe插座相连的PCIe交换单元，与PCIe交换单元相连的PCIe插槽和PCIe连接器，所述测试板上的PCIe插座和第一主机以及第二主机相连。本发明可以连接更多的待检测设备，因此可以实现同时对更多的待检测设备进行检测，提高了测试平台的利用率，并且可以实现远距离的测试。
-
公开(公告)号：CN102087536B
公开(公告)日：2012-08-08
申请号：CN200910200118.8
申请日：2009-12-07
Applicant: 无锡江南计算技术研究所
IPC: G06F1/16
Abstract: 一种刀片装置，包括：至少两块处理器卡，每块处理器卡上包括至少一个CPU以及第一接口；接口装置，适于连接处理器卡，包括至少一对第二接口；所述处理器卡通过其第一接口与所述第二接口的连接实现连接至所述接口装置；其中，每对所述第二接口设置于所述接口装置同侧的同一表面，且两个所述第二接口之间的水平间距不超过与之相连接的任一块处理器卡的长度。本发明通过与所述接口装置相水平的方向上设置一对接口，用于连接两块在垂直方向上重叠的处理器卡，以及所述接口装置水平方向上的可扩展性，从而能够在同一刀片装置上安装高达4块或8块的处理器卡，实现刀片装置的高组装密度和高可维性。
-
Patent Agency Ranking
公开(公告)号：CN102104008B
公开(公告)日：2013-04-24
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
公开(公告)号：CN102104008A
公开(公告)日：2011-06-22
申请号：CN200910201485.X
申请日：2009-12-16
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种芯片封装方法，包括步骤：提供芯片内核，确定芯片内核焊盘的位置，确定适用于该芯片内核的印刷电路板引脚的位置；根据所述芯片内核焊盘的位置和所述印刷电路板引脚的位置，确定芯片管脚的位置；根据所述芯片管脚的位置对芯片进行封装。本发明降低了芯片使用时系统设计的难度。
-
公开(公告)号：CN102053650A
公开(公告)日：2011-05-11
申请号：CN200910198571.X
申请日：2009-11-06
Applicant: 无锡江南计算技术研究所
Abstract: 一种背板信号线布线方法和一种背板系统，其中，所述背板信号线布线方法包括：根据待传输信号对串扰的敏感程度，将信号线分为第一类信号线与第二类信号线，其中，所述第一类信号线中所传输的信号，相较于所述第二类信号线中所传输的信号，对串扰更为敏感；按照所述信号线的分类，设置印刷电路板中的过孔，并去除部分过孔在部分电路层中的孔分支；依次对所述第一类信号线和第二类信号线进行布线，使所述第一类信号线分布于具有较少孔分支的电路层。本发明有效地利用了背板中的电路层空间，显著地降低孔分支对穿越电路层的信号线所产生的串扰。
-
公开(公告)号：CN101470669A
公开(公告)日：2009-07-01
申请号：CN200710305692.0
申请日：2007-12-28
Applicant: 无锡江南计算技术研究所
IPC: G06F12/08
Abstract: 一种多缓存数据一致性的处理方法及主存处理机。所述多缓存数据一致性的处理方法包括：请求处理机在获取数据块操作指令后，若对应的缓存中所述数据块的数据副本状态显示无所述数据块的数据副本时，向主存处理机发出相应的获取数据副本操作请求；若所述数据块状态显示主存无所述数据块的最新数据副本，主存处理机向所述数据块当前状态记载的具有最新数据副本的缓存对应的响应处理机转发所述操作请求，并将所述数据块状态更新为所述操作请求成功后的状态，所述主存处理机通过具有保序传送特性的虚通道向所述响应处理机转发所述操作请求。所述多缓存数据一致性的处理方法及主存处理机解决了系统活锁、饥饿，减少冲突时传输消息数量，提高系统性能。
-
公开(公告)号：CN102035791B
公开(公告)日：2014-12-24
申请号：CN200910057962.X
申请日：2009-09-28
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
Abstract: 一种消息传输方法及装置、消息发送及接收装置。所述消息传输方法包括：基于消息发送/接收模式分别配置消息传输的源节点、目标节点的通信协议；当消息传输的源节点和消息传输网络的通信协议不相同时，将消息拆包解析，以消息传输网络对应的通信协议格式重新组包后发送至消息传输网络；当消息传输的消息传输网络和目标节点的通信协议不相同时，将消息拆包解析，以消息传输的目标节点对应的通信协议格式重新组包后发送至目标节点。所述消息传输方法及装置、消息发送及接收装置支持自定义协议和例如PCI-X等标准协议，使得不同通信协议的节点均可通过统一的定制网络进行高效通信，提高了通信功能集成度，缩减了研发及使用成本。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.032 seconds)
