-
公开(公告)号：CN102890961B
公开(公告)日：2015-08-12
申请号：CN201210372431.1
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G11C11/413
Abstract: 一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。
-
公开(公告)号：CN102915756A
公开(公告)日：2013-02-06
申请号：CN201210380737.1
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种DDR3信号端接结构。存储器控制器DQS差分输入输出缓冲器包括：第一片上端接、以及与第一片上端接相连的第一片输入缓冲和第一片输出缓冲；DDR3存储器DQS差分输入输出缓冲器包括：第二片上端接、以及与第二片上端接相连的第二片输入缓冲和第二片输出缓冲；第一片的输入输出缓冲通过印制线路板走线连接至第二片的输入输出缓冲。上拉电阻的一端连接至第一片输入输出缓冲的DQS_N引脚、另一端连接至输入输出缓冲器的电源电压。下拉电阻的一端连接至第一片的输入输出缓冲的DQS_P引脚、另一端接地。附加电阻的一端连接至第二片的输入输出缓冲器的DQS_P引脚、另一端连接至第二片输入输出缓冲器的DQS_N引脚。
-
公开(公告)号：CN102890961A
公开(公告)日：2013-01-23
申请号：CN201210372431.1
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G11C11/413
Abstract: 一种存储体结构。在印制板正面并排布置九个正面存储体单元：正面第一存储体单元、正面第二存储体单元、正面第三存储体单元、正面第四存储体单元、正面第五存储体单元、正面第六存储体单元、正面第七存储体单元、正面第八存储体单元、正面第九存储体单元。在印制板反面与正面存储体单元对应的位置处并排布置九个反面存储体单元：反面第一存储体单元、反面第二存储体单元、反面第三存储体单元、反面第四存储体单元、反面第五存储体单元、反面第六存储体单元、反面第七存储体单元、反面第八存储体单元、反面第九存储体单元。印制板的正面安装的九个正面存储体单元属于第一路存控。印制板的反面安装的九个反面存储体单元属于第二路存控。
-
公开(公告)号：CN102087536B
公开(公告)日：2012-08-08
申请号：CN200910200118.8
申请日：2009-12-07
Applicant: 无锡江南计算技术研究所
IPC: G06F1/16
Abstract: 一种刀片装置，包括：至少两块处理器卡，每块处理器卡上包括至少一个CPU以及第一接口；接口装置，适于连接处理器卡，包括至少一对第二接口；所述处理器卡通过其第一接口与所述第二接口的连接实现连接至所述接口装置；其中，每对所述第二接口设置于所述接口装置同侧的同一表面，且两个所述第二接口之间的水平间距不超过与之相连接的任一块处理器卡的长度。本发明通过与所述接口装置相水平的方向上设置一对接口，用于连接两块在垂直方向上重叠的处理器卡，以及所述接口装置水平方向上的可扩展性，从而能够在同一刀片装置上安装高达4块或8块的处理器卡，实现刀片装置的高组装密度和高可维性。
-
公开(公告)号：CN103035279B
公开(公告)日：2015-07-08
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
Patent Agency Ranking
公开(公告)号：CN102053650B
公开(公告)日：2013-09-18
申请号：CN200910198571.X
申请日：2009-11-06
Applicant: 无锡江南计算技术研究所
Abstract: 一种背板信号线布线方法和一种背板系统，其中，所述背板信号线布线方法包括：根据待传输信号对串扰的敏感程度，将信号线分为第一类信号线与第二类信号线，其中，所述第一类信号线中所传输的信号，相较于所述第二类信号线中所传输的信号，对串扰更为敏感；按照所述信号线的分类，设置印刷电路板中的过孔，并去除部分过孔在部分电路层中的孔分支；依次对所述第一类信号线和第二类信号线进行布线，使所述第一类信号线分布于具有较少孔分支的电路层。本发明有效地利用了背板中的电路层空间，显著地降低孔分支对穿越电路层的信号线所产生的串扰。
-
公开(公告)号：CN103035279A
公开(公告)日：2013-04-10
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号：CN102882777A
公开(公告)日：2013-01-16
申请号：CN201210369489.0
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: H04L12/70
Abstract: 本发明提供了一种全交叉网络互连组装结构以及全交叉网络互连组装方法。根据本发明的全交叉网络互连组装结构包括：多个节点板、多个网络板以及无源中板；其中，所述多个节点板安装在所述无源中板的第一侧，所述多个网络板安装在所述无源中板的第二侧；而且，所述无源中板用作所述多个节点板与所述多个网络板之间的全交叉网络布线以及电源馈流路径，并且所述无源中板上不放置任何有源器件。所述节点板用于安装计算单元，所述网络板用于安装网络交换芯片。所述多个节点板以相互平行的方式安装在所述无源中板的第一侧。所述多个网络板以相互平行的方式安装在所述无源中板的第二侧。
-
公开(公告)号：CN102915756B
公开(公告)日：2015-05-20
申请号：CN201210380737.1
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种DDR3信号端接结构。存储器控制器DQS差分输入输出缓冲器包括：第一片上端接、以及与第一片上端接相连的第一片输入缓冲和第一片输出缓冲；DDR3存储器DQS差分输入输出缓冲器包括：第二片上端接、以及与第二片上端接相连的第二片输入缓冲和第二片输出缓冲；第一片的输入输出缓冲通过印制线路板走线连接至第二片的输入输出缓冲。上拉电阻的一端连接至第一片输入输出缓冲的DQS_N引脚、另一端连接至输入输出缓冲器的电源电压。下拉电阻的一端连接至第一片的输入输出缓冲的DQS_P引脚、另一端接地。附加电阻的一端连接至第二片的输入输出缓冲器的DQS_P引脚、另一端连接至第二片输入输出缓冲器的DQS_N引脚。
-
公开(公告)号：CN102880216B
公开(公告)日：2014-04-16
申请号：CN201210372475.4
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G05F1/56
Abstract: 本发明提供了一种多路受控电压源的直流压降仿真方法。使用多个理想电流源代替多路受控电压源的多个电源模块，使用不带内阻的理想电压源代替负载芯片，由此进行电源完整性仿真，以得到负载芯片到各电源模块供电路径的直流压降。将供电路径直流压降、电源模块内阻压降与相应负载芯片位置的固定电压相加，以得出该电源模块的输出电压值。使用单个理想电流源代替负载芯片，按照多路受控电压源的各路电源模块所分担的输出电流的总和来设置所述单个理想电流源的总输出电流值，并且使用多个带内阻的理想电压源代替多路受控电压源的多个电源模块，由此进行电源完整性仿真，以得到负载芯片到各电源模块的直流压降，从而得到各电源模块的输出电流。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.034 seconds)
