-
公开(公告)号：CN110727530B
公开(公告)日：2021-02-19
申请号：CN201910861819.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种基于窗口的错误访存请求重传系统及方法。基于窗口的错误访存请求重传系统，包括重传缓冲，用于缓存正在飞行的请求，如果请求完成则将其释放，如果请求出错则根据出错请求的错误类型进行重传；错误监测模块，用于获取出错请求的错误类型。基于窗口的错误访存请求重传方法，包括1）将符合要求的请求进行发射并加入到读FIFO或写FIFO中；2）如果请求出错，则根据出错请求的错误类型通过重传发射FIFO进行重传；如果请求发射正常，则将其释放。本申请能够有效挽救大部分由于DDR4存储器访存链路上信号偶发错误导致的读ECC错、写CRC错和命令地址校验错所带来的故障，使其能够满足访存请求的保序原则。
-
Patent Agency Ranking
公开(公告)号：CN110703898A
公开(公告)日：2020-01-17
申请号：CN201910842782.6
申请日：2019-09-06
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域，具体为基于周期性查询和中断的处理器功耗动态管理系统及方法。一种基于周期性查询和中断的处理器功耗动态管理系统，包括温度电压传感器，用于获取微处理器实时工作电压与温度；电源管理模块，用于获取微处理器实时电流数据；CPU内核，用于获取微处理器实时负载信息；动态调频电路，用于动态调节微处理器工作频率；智能微控制器，用于通过温度电压传感器、电源管理模块、CPU内核、动态调频电路对微处理器功耗进行动态管理与控制。本申请以较低的硬件开销支持基于周期性查询方式实时获得芯片负载与功耗信息，硬件采用中断方式根据PDM策略自动动态调节芯片工作频率，提高了微处理器能效比。
-
公开(公告)号：CN110716754A
公开(公告)日：2020-01-21
申请号：CN201910857060.8
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F9/4401
Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种高效的处理器数据加载装置及方法。一种高效的处理器数据加载装置，包括组包模块，用于接收扫入数据并将扫入数据组成IO写请求包；请求发送模块，用于将IO写请求包中的IO写访问信息依次转成IO写操作以发送至处理器内部IO寄存器进行写操作；响应处理模块，用于接收处理器内部IO寄存器返回的写响应信号并进行处理。一种高效的处理器数据加载方法，包括1）通过组包模块串行接收扫入数据，并将扫入数据组成由8个IO写访问信息串行拼接而成的IO写请求包。本申请通过组包模块和请求发送模块能够将所需加载数据进行批量长包扫描转IO写操作，使数据加载效率得到有效提高。
-
公开(公告)号：CN110688094A
公开(公告)日：2020-01-14
申请号：CN201910861698.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/72
Abstract: 本发明属于计算机整数乘法校验设计技术领域，特别涉及一种基于并行压缩循环的余数运算电路及方法。包括多个输入端，分别用于输入多个同位宽的二进制数；模加法器，用于输出求余结果；一层或多层进位保留加法器组件，设置在多个输入端和模加法器之间；每一层进位保留加法器组件包括一个或者多个进位保留加法器；最上层的进位保留加法器的两个输出连接至模加法器的输入，其余每层进位保留加法器的和输出作为下层进位保留加法器的输入，其余每层进位保留加法器的进位输出向最左移动1位以后作为下层进位保留加法器的输入；同位宽的二进制数由整数拆分而成。仅在最后输出一级采用了模加法器，而中间级均采用进位保留加法器提高了电路的时序性能。
-
公开(公告)号：CN110688094B
公开(公告)日：2021-01-26
申请号：CN201910861698.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F7/72
Abstract: 本发明属于计算机整数乘法校验设计技术领域，特别涉及一种基于并行压缩循环的余数运算电路及方法。包括多个输入端，分别用于输入多个同位宽的二进制数；模加法器，用于输出求余结果；一层或多层进位保留加法器组件，设置在多个输入端和模加法器之间；每一层进位保留加法器组件包括一个或者多个进位保留加法器；最上层的进位保留加法器的两个输出连接至模加法器的输入，其余每层进位保留加法器的和输出作为下层进位保留加法器的输入，其余每层进位保留加法器的进位输出向最左移动1位以后作为下层进位保留加法器的输入；同位宽的二进制数由整数拆分而成。仅在最后输出一级采用了模加法器，而中间级均采用进位保留加法器提高了电路的时序性能。
-
公开(公告)号：CN110727530A
公开(公告)日：2020-01-24
申请号：CN201910861819.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种基于窗口的错误访存请求重传系统及方法。基于窗口的错误访存请求重传系统，包括重传缓冲，用于缓存正在飞行的请求，如果请求完成则将其释放，如果请求出错则根据出错请求的错误类型进行重传；错误监测模块，用于获取出错请求的错误类型。基于窗口的错误访存请求重传方法，包括1）将符合要求的请求进行发射并加入到读FIFO或写FIFO中；2）如果请求出错，则根据出错请求的错误类型通过重传发射FIFO进行重传；如果请求发射正常，则将其释放。本申请能够有效挽救大部分由于DDR4存储器访存链路上信号偶发错误导致的读ECC错、写CRC错和命令地址校验错所带来的故障，使其能够满足访存请求的保序原则。
-
-
-
-
-
Search Results
6
records
(took 0.027 seconds)
