一种基于动态信用的零级指令循环缓冲预取方法及装置

    公开(公告)号:CN110727463B

    公开(公告)日:2021-08-10

    申请号:CN201910863815.5

    申请日:2019-09-12

    Abstract: 本发明公开了一种基于动态信用的零级指令循环缓冲预取方法。包括当检测到指令流中存在循环体时,判断循环体的循环方向;根据循环体的循环方向确定循环体的循环出口指令信息,并根据循环出口指令信息向一级指令缓存控制部件发送预取信用信息;当检测到输出指令到达循环体尾部时,判断循环体的行进方向,若循环体的行进方向为继续循环方向,则向一级指令缓存控制部件的预取信用管理部件发送启动预取信号。本发明还公开了一种基于动态信用的零级指令循环缓冲预取装置。本发明通过预取循环出口方向的指令,可以在零级指令循环缓存中的循环退出时,立即从零级指令缓存中继续提供出口方向的指令,避免零级指令缓存脱靶时带来的性能气泡。

    一种处理器硅前验证用的RTL与参考模型实时比较方法

    公开(公告)号:CN110727584B

    公开(公告)日:2021-04-30

    申请号:CN201910850481.8

    申请日:2019-09-10

    Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法,属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01,当监测到RTL的通用寄存器回写信号时,将RTL回写的值记录于Testbench中的RTL缓冲内;步骤S02,比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目,若相等,则返回步骤S01,若不相等,则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较,可在处理器的正确性验证中实现指令级的精确结果比较,提高验证环境构建速度和可靠性,提高处理器验证效率,降低处理器验证的难度和门槛。

    芯片测试方法
    3.
    发明公开

    公开(公告)号:CN102788952A

    公开(公告)日:2012-11-21

    申请号:CN201210325620.3

    申请日:2012-09-05

    Abstract: 本发明提供了一种芯片测试方法。建立用于模拟待测芯片的芯片功能的参考模型。将随机测试激励在参考模型中运行,并且将随机测试激励的运行轨迹利用MD5算法进行压缩,以便得到一个标准参考值。将与随机测试激励一致的随机测试程序和MD5算法程序加载到芯片中,并且,所述MD5算法程序与所述第二步骤中的MD5算法相对应。使芯片运行随机测试程序。使芯片运行MD5算法程序,从而把随机测试激励的运行轨迹压缩成实际运行值。将芯片的实际运行值从芯片中扫描出来。将从芯片中扫描出来的实际运行值与参考模型的标准参考值进行比较,从而验证芯片的功能正确性。

    一种对集成电路设计自动裁剪的验证环境构建方法及装置

    公开(公告)号:CN113361220A

    公开(公告)日:2021-09-07

    申请号:CN202110692450.1

    申请日:2021-06-22

    Abstract: 本发明公开了一种对集成电路设计自动裁剪的验证环境构建方法及装置,该方法包括提取集成电路中被裁剪模块的顶层文件,分析顶层文件,得到顶层数据信息;基于顶层数据信息,确定被裁剪模块在对应的空顶层模块的处理方式;对顶层文件进行全文检索,基于各处理方式对检索到的匹配内容进行剪裁后输出至空顶层模块中,生成空顶层文件;构建验证环境,将空顶层文件加入至编译列表,并在被裁剪模块的实例化处基于空顶层模块进行模块名替换,完成裁剪。本发明实现了通过对设计进行自动裁剪的方式将包含众多重复或不同模块的芯片裁剪成各种形态的全新验证环境,一定程度上增加验证覆盖面。

    一种基于可扩展验证组件构建验证环境的方法

    公开(公告)号:CN110727583A

    公开(公告)日:2020-01-24

    申请号:CN201910845696.0

    申请日:2019-09-09

    Abstract: 本发明涉及芯片验证技术领域,具体涉及一种基于可扩展验证组件构建验证环境的方法。本发明通过以下技术方案得以实现的:一种基于可扩展验证组件构建验证环境的方法,包含如下步骤:环境构成要素排序步骤:将的环境构成要素分析,根据所述构成要素的可扩展性和通用性进行排序;元素分层步骤:从底到下分成若干元素层,可扩展性和通用性最好的元素放置在最底层;验证组件形成步骤;验证环境框架定义步骤:利用脚本组件库将所述验证组件装填,构成实际运行的验证环境。本发明的目的是提供一种基于可扩展验证组件构建验证环境的方法,即使面对复杂芯片的验证时,依旧可以有针对性的快速构建验证环境,大大提升验证环境的构建效率。

    一种基于动态信用的零级指令循环缓冲预取方法及装置

    公开(公告)号:CN110727463A

    公开(公告)日:2020-01-24

    申请号:CN201910863815.5

    申请日:2019-09-12

    Abstract: 本发明公开了一种基于动态信用的零级指令循环缓冲预取方法。包括当检测到指令流中存在循环体时,判断循环体的循环方向;根据循环体的循环方向确定循环体的循环出口指令信息,并根据循环出口指令信息向一级指令缓存控制部件发送预取信用信息;当检测到输出指令到达循环体尾部时,判断循环体的行进方向,若循环体的行进方向为继续循环方向,则向一级指令缓存控制部件的预取信用管理部件发送启动预取信号。本发明还公开了一种基于动态信用的零级指令循环缓冲预取装置。本发明通过预取循环出口方向的指令,可以在零级指令循环缓存中的循环退出时,立即从零级指令缓存中继续提供出口方向的指令,避免零级指令缓存脱靶时带来的性能气泡。

    一种面向异构众核处理器的芯片测试方法及装置

    公开(公告)号:CN113391970B

    公开(公告)日:2024-03-22

    申请号:CN202110772402.3

    申请日:2021-07-08

    Abstract: 本发明公开了一种面向异构众核处理器的芯片测试方法及装置,该方法包括识别待测异构众核处理器中的各控制核心和各运算核组;在各控制核心中装载相同的控制核心测试向量,并在各运算核心中装载相同的运算核心测试向量;获取待测异构众核处理器的设计频率,在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试;基于两两比较运算核心测试向量的第一运算结果得到运算核心测试向量的第一测试结果,并基于控制核心测试向量的第二运算结果得到控制核心测试向量的第二测试结果后,合并第一测试结果与第二测试结果,得到最终测试结果。本发明实现了有效减少单片测试,降低测试成本,简化了异构众核处理器芯片的分类标准。

    一种面向异构众核处理器的芯片测试方法及装置

    公开(公告)号:CN113391970A

    公开(公告)日:2021-09-14

    申请号:CN202110772402.3

    申请日:2021-07-08

    Abstract: 本发明公开了一种面向异构众核处理器的芯片测试方法及装置,该方法包括识别待测异构众核处理器中的各控制核心和各运算核组;在各控制核心中装载相同的控制核心测试向量,并在各运算核心中装载相同的运算核心测试向量;获取待测异构众核处理器的设计频率,在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试;基于两两比较运算核心测试向量的第一运算结果得到运算核心测试向量的第一测试结果,并基于控制核心测试向量的第二运算结果得到控制核心测试向量的第二测试结果后,合并第一测试结果与第二测试结果,得到最终测试结果。本发明实现了有效减少单片测试,降低测试成本,简化了异构众核处理器芯片的分类标准。

    一种带状态监测的可配置一致性验证系统

    公开(公告)号:CN110727611A

    公开(公告)日:2020-01-24

    申请号:CN201910848710.2

    申请日:2019-09-09

    Abstract: 本发明涉及芯片验证技术领域,具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的:一种带状态监测的可配置一致性验证系统,包含片上网络以及片上网络连接的核组,每个所述核组包含核心、存储控制器和访存一致性处理部件;所述核心用于生成与发送激励;所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心;所述核心还用于对所述结果进行验证;还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法,不仅能快速灵活的构建Cache一致性验证环境,且能动态实时的监测各个模块的状态。

    一种处理器硅前验证用的RTL与参考模型实时比较方法

    公开(公告)号:CN110727584A

    公开(公告)日:2020-01-24

    申请号:CN201910850481.8

    申请日:2019-09-10

    Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法,属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01,当监测到RTL的通用寄存器回写信号时,将RTL回写的值记录于Testbench中的RTL缓冲内;步骤S02,比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目,若相等,则返回步骤S01,若不相等,则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较,可在处理器的正确性验证中实现指令级的精确结果比较,提高验证环境构建速度和可靠性,提高处理器验证效率,降低处理器验证的难度和门槛。

Patent Agency Ranking