公开(公告)号：CN118841375A

公开(公告)日：2024-10-25

申请号：CN202410192061.6

申请日：2024-02-21

Applicant: 株式会社东芝

Inventor： 南尚吾 ,  井口知洋 ,  佐藤克哉 ,  松尾圭一郎

IPC: H01L23/10 ,  H01L21/56 ,  H01L21/60

Abstract: 本发明的实施方式涉及半导体装置、半导体模块及半导体模块的制造方法。实施方式的半导体模块提供一种半导体装置，该半导体装置包含半导体元件、设置于所述半导体元件上的表面电极和连接于所述表面电极上的键合线，并具有：第1密封部件，设置为将所述表面电极和所述键合线的接合部覆盖；第2密封部件，设置为将所述表面电极中没有由所述第1密封部件密封的部分覆盖；以及第3密封部件，设置为将所述第1密封部件及所述第2密封部件覆盖。

公开(公告)号：CN109564898B

公开(公告)日：2022-08-30

申请号：CN201780048297.0

申请日：2017-07-27

Applicant: 株式会社东芝

Inventor： 井口知洋 ,  富冈泰造

IPC: H01L23/12 ,  B23K20/12 ,  C04B37/02 ,  H01L23/13 ,  H01L23/36 ,  H01L25/07 ,  H01L25/18

Abstract: 实施方式的半导体模块包含半导体元件、金属基体、基板和金属层。上述金属基体具有搅拌部。上述基板位于上述半导体元件与上述金属基体之间。上述金属层与上述搅拌部相接，且位于上述金属基体与上述基板之间。

公开(公告)号：CN108417567B

公开(公告)日：2022-03-22

申请号：CN201810126719.8

申请日：2018-02-08

Applicant: 株式会社东芝

Inventor： 木村晃也 ,  井口知洋 ,  佐佐木阳光

IPC: H01L25/07 ,  H01L23/48

Abstract: 提供生产率高并且可靠性高的半导体模块。实施方式的半导体模块具备第1基板、第1电路部件、第1连接构件及第1线材。上述第1基板具有绝缘性。上述第1电路部件具有第1导电层、第1开关元件及第1二极管。上述第1连接构件设置在上述第1开关元件的第1电极及上述第1二极管的第4电极上，具有导电性。上述第1线材将上述第1导电层及上述第1连接构件连接。

公开(公告)号：CN105742268A

公开(公告)日：2016-07-06

申请号：CN201510908670.8

申请日：2015-12-10

Applicant: 株式会社东芝

Inventor： 小谷和也 ,  市仓优太 ,  田多伸光 ,  伊东弘晃 ,  大部利春 ,  小山泰平 ,  结城和明 ,  中泽洋介 ,  山本敦史 ,  大谷真人 ,  上田和宏 ,  井口知洋

IPC: H01L23/498 ,  H01L23/367

CPC classification number: H01L23/367 ,  H01L23/3114 ,  H01L23/3731 ,  H01L23/473 ,  H01L23/49811 ,  H01L2924/0002 ,  H05K1/0306 ,  H05K1/09 ,  H05K2201/10166 ,  H01L2924/00 ,  H01L23/49866

Abstract: 一种布线基板，具备：由氮化硅形成的、包含厚度为0.2mm以上且1mm以下的传热区域部分在内的绝缘基板部；以及层叠在传热区域部分上的、包含厚度1.5mm以上的由金属材料形成的焊盘部在内的布线层部。

公开(公告)号：CN101388375A

公开(公告)日：2009-03-18

申请号：CN200810149113.2

申请日：2008-09-12

Applicant: 株式会社东芝

Inventor： 井口知洋 ,  西内秀夫 ,  樋口和人 ,  木谷智之

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L24/85 ,  H01L23/4952 ,  H01L23/49582 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/291 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/4554 ,  H01L2224/456 ,  H01L2224/45647 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48624 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48724 ,  H01L2224/48744 ,  H01L2224/48747 ,  H01L2224/73265 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85909 ,  H01L2224/8592 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2224/85 ,  H01L2224/78 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种可靠性高并且容易制造，同时不增大半导体器件的大小就能够进一步降低内部电阻的半导体器件及其制造方法。具备：半导体元件(2)、引线(3)、将半导体元件(2)的电极(2a)和引线(3)电连接起来的布线构件(4)，其中布线构件(4)至少被具有导电性的材料覆盖。

公开(公告)号：CN101261971A

公开(公告)日：2008-09-10

申请号：CN200810082197.2

申请日：2008-03-07

Applicant: 株式会社东芝

Inventor： 东条启 ,  木谷智之 ,  井口知洋 ,  平原昌子 ,  西内秀夫

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L2224/48091 ,  H01L2924/00014

Abstract: 本发明提供一种通过采用不使用焊线的结构来提高电气特性并确保高的可靠性、能够提高制造的成品率并提高生产效率的半导体装置及其制造方法。具备：第一表面(5a)上配设有半导体元件的第一电极(5a1)并且与第一表面(5a)相对置的第二表面(5b)上配设有半导体元件的第二电极(5b1)的半导体芯片(5)；连接在第一表面(5a)上的第一导电性部件(6a)；连接在第二表面(5b)上的第二导电性部件(6b)；与第一导电性部件(6a)连接并且具有比第一导电性部件(6a)大的连接面积的第一外部电极(2a)；与第二导电性部件(6b)连接，并且具有比第二导电性部件(6b)大的连接面积的第二外部电极(2b)；以及在第一和第二外部电极(2b、2b)之间利用加热进行熔融及硬化来密封半导体芯片(5)和导电性部件(6)的密封材料(3)。

公开(公告)号：CN1917242A

公开(公告)日：2007-02-21

申请号：CN200610115582.3

申请日：2006-08-15

Applicant: 株式会社东芝

Inventor： 藤井孝佳 ,  户野谷纯一 ,  小松哲郎 ,  十河敬宽 ,  井口知洋

IPC: H01L33/00

CPC classification number: H01L33/20 ,  H01L33/387

Abstract: 本发明的LED芯片包括：圆柱形GaP基片，其中在其外壁表面中形成了锥形部分，该锥形部分的外形在朝着上底面一侧变窄；上表面电极，置于GaP基片的上底面；发光层，置于GaP基片的下底面；以及下表面电极，置于相对于发光层而言与GaP基片相对置的一表面，该下表面电极排列在与上表面电极相对的区域以外的环形区域中。

公开(公告)号：CN115810602A

公开(公告)日：2023-03-17

申请号：CN202211106053.2

申请日：2022-09-09

Applicant: 株式会社东芝

Inventor： 许育甄 ,  内田雅之 ,  井口知洋

IPC: H01L23/492 ,  H01L23/31

Abstract: 实施方式提供一种使可靠性提高的半导体装置。半导体装置具备：半导体部；第一电极，其设于所述半导体部上；第一保护膜，其在所述半导体部上以覆盖所述第一电极的外缘的方式设置；第二电极，其设于所述第一电极上，覆盖所述第一保护膜的一部分；以及第二保护膜，其在所述半导体部上以覆盖所述第二电极的外缘和所述第一保护膜的方式设置。

公开(公告)号：CN108735721A

公开(公告)日：2018-11-02

申请号：CN201810190168.1

申请日：2018-03-08

Applicant: 株式会社东芝

Inventor： 佐佐木阳光 ,  井口知洋 ,  木村晃也

IPC: H01L25/065 ,  H01L23/367

CPC classification number: H01L25/18 ,  H01L23/24 ,  H01L23/36 ,  H01L23/367 ,  H01L23/3735 ,  H01L23/49811 ,  H01L23/49838 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/065 ,  H01L2224/29111 ,  H01L2224/29139 ,  H01L2224/29147 ,  H01L2224/29155 ,  H01L2224/3205 ,  H01L2224/32227 ,  H01L2224/48227 ,  H01L2224/73265

Abstract: 半导体装置包括第1、第2半导体芯片、金属基体及第1、第2接合部件。上述第2半导体芯片在第1方向上与上述第1半导体芯片分离。上述金属基体在与上述第1方向交叉的第2方向上，与上述第1、第2半导体芯片分离。上述绝缘基体设置于上述第1半导体芯片与上述金属基体之间及上述第2半导体芯片与上述金属基体之间。上述第1接合部件设置于上述金属基体与上述绝缘基体之间，在上述第2方向上，至少一部分处于上述第1半导体芯片与上述金属基体之间。上述第2接合部件设置于上述金属基体与上述绝缘基体之间，在上述第2方向上，至少一部分处于上述第2半导体芯片与上述金属基体之间。

公开(公告)号：CN104637877B

公开(公告)日：2018-04-06

申请号：CN201410640037.0

申请日：2014-11-13

Applicant: 株式会社东芝

Inventor： 浅野佑策 ,  樋口和人 ,  富冈泰造 ,  井口知洋

IPC: H01L21/78 ,  H01L23/28

CPC classification number: H01L24/32 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/83191 ,  H01L2924/10156 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 本发明的实施方式涉及半导体芯片的制造方法、半导体芯片及半导体装置。实施方式的半导体芯片的制造方法包括：在半导体基板上形成分别包含保护膜的多个蚀刻掩膜，划分出所述半导体基板中的被所述多个蚀刻掩膜保护的多个第1区域和所述半导体基板中的作为露出的区域的第2区域；通过化学蚀刻处理将所述第2区域各向异性地除去，形成分别具有至少一部分位于与所述蚀刻掩膜的端面同一面内的侧壁和到达所述半导体基板的背面的底部的多个槽，由此，将所述半导体基板单片化成与所述多个第1区域对应的多个芯片主体。