公开(公告)号：CN101661933A

公开(公告)日：2010-03-03

申请号：CN200910163584.3

申请日：2009-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖素贞 ,  吴明园 ,  郑光茗 ,  庄学理 ,  叶炅翰 ,  张宏迪 ,  郭正诚 ,  吴建宏 ,  李宗吉

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/423 ,  H01L21/822 ,  H01L21/28

CPC classification number: H01L21/823437 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/823828 ,  H01L27/08

Abstract: 一种半导体装置，包括：一半导体基底，具有一第一部分与一第二部分；多数个晶体管，形成于该基底的该第一部分中，每个该晶体管具有一栅极结构，该栅极结构具有一高介电常数介电及一金属栅极；一装置，形成于该基底的第二部分中，该装置通过一隔离区域隔离；以及一研磨停止物，形成于邻接该隔离区域，且具有一表面其实质上水平于该第一区域中的该晶体管的该栅极结构的一表面。所述的半导体装置不需要额外的制造工艺步骤，如光罩，不会增加目前制造工艺的复杂度。

公开(公告)号：CN103985696B

公开(公告)日：2017-10-13

申请号：CN201310184704.4

申请日：2013-05-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  侯上勇 ,  邱文智 ,  洪瑞斌 ,  叶德强 ,  叶炅翰

IPC: H01L23/522 ,  H01L23/31 ,  H01L21/56 ,  H01L21/768

CPC classification number: H01L21/78 ,  H01L21/4853 ,  H01L21/565 ,  H01L23/5223 ,  H01L23/525 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L25/50 ,  H01L27/1255 ,  H01L27/3276 ,  H01L28/40 ,  H01L28/60 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19104 ,  H01L2224/82 ,  H01L2924/00

Abstract: 本发明公开了具有金属‑绝缘体‑金属电容器的封装件及其制造方法。具体来说，本发明公开了一种封装件包括芯片，该芯片具有在第一聚合物层中形成的金属‑绝缘体‑金属(MIM)电容器和在MIM电容器上形成的金属柱。模塑料围绕芯片，第二聚合物层在芯片和模塑料上形成，第三聚合物层在第二聚合物层上形成，互连结构在第二聚合物层和第三聚合物层之间形成并且与金属柱和MIM电容器电连接，并且凸块在互连结构的上方形成并且与互连结构电连接。

公开(公告)号：CN103633011B

公开(公告)日：2017-07-11

申请号：CN201310390288.3

申请日：2009-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  郑光茗 ,  叶炅翰 ,  庄学理 ,  梁孟松

IPC: H01L21/762

CPC classification number: H01L21/76883 ,  H01L21/76229

Abstract: 本发明提供一种集成电路结构的形成方法，该方法包括下列步骤：提供一半导体基底；形成多个图案化元件于半导体基底上，其中图案化元件之间具有沟槽；以第一导电材料填入该沟槽，其中第一导电材料具有第一上表面，其高于图案化元件的上表面；进行第一平坦化以降低第一导电材料的第一上表面，直到露出图案化元件的上表面；沉积第二导电材料，其中第二导电材料具有第二上表面，其高于图案化元件的上表面；以及，进行第二平坦化以降低第二导电材料的第二上表面，直到露出图案化元件的上表面。本发明的方法可明显降低，甚至完全消除碟化效应与空洞。

公开(公告)号：CN103426858B

公开(公告)日：2016-05-04

申请号：CN201210424567.2

申请日：2012-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  叶德强 ,  叶炅翰

IPC: H01L23/522 ,  H01L23/31

CPC classification number: H01L23/49822 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/19 ,  H01L2224/02233 ,  H01L2224/02331 ,  H01L2224/02381 ,  H01L2224/03 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05026 ,  H01L2224/05099 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06515 ,  H01L2224/12105 ,  H01L2224/13005 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19103 ,  H01L2924/206 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/11 ,  H01L2924/01047 ,  H01L2924/00

Abstract: 一种封装件包括在该封装件的第一区中形成的芯片和在邻近第一区的该封装件的第二区中形成的模塑料。在芯片和模塑料上形成第一聚合物层，在第一聚合物层上形成第二聚合物层，在第一和第二聚合物层之间形成多个互连结构。在第二聚合物层上形成金属绝缘体金属(MIM)电容器并将其电连接至多个互连结构的至少一个。在多个互连结构的至少一个的上方形成金属凸块并将其电连接至多个互连结构的至少一个。本发明提供具有金属绝缘体金属电容器的封装件及其制造方法。

公开(公告)号：CN103187394B

公开(公告)日：2015-10-28

申请号：CN201210419270.7

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  侯上勇 ,  叶德强 ,  陈硕懋 ,  叶炅翰 ,  林仪柔

IPC: H01L23/522 ,  H01L23/64 ,  H01L23/31 ,  H01L21/56 ,  H01L21/02

CPC classification number: H01L21/56 ,  H01L23/3192 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49894 ,  H01L23/5389 ,  H01L23/64 ,  H01L24/19 ,  H01L27/016 ,  H01L28/00 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19011 ,  H01L2924/1903 ,  H01L2924/19031 ,  H01L2924/19033 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供了一种器件，包括衬底、位于衬底上方的金属焊盘，以及具有位于金属焊盘上方部分的钝化层。钝化后互连(PPI)线设置在钝化层上方并且电耦合至金属焊盘。凸块底部金属(UBM)设置在PPI线上方并且电耦合至PPI线。无源器件包括位于与UBM相同水平面处的部分。无源器件的部分由与UBM相同的材料形成。本发明还提供了具有无源器件的封装件及其形成方法。

公开(公告)号：CN101635277B

公开(公告)日：2012-07-11

申请号：CN200910000110.7

申请日：2009-01-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  莫亦先 ,  彭治棠 ,  叶炅翰 ,  郑光茗 ,  庄学理 ,  梁孟松

IPC: H01L21/8238 ,  H01L21/31 ,  H01L21/3105

CPC classification number: H01L21/823481 ,  H01L21/823468 ,  H01L21/823475 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明是有关于一种为了无空隙的间隙填充制程的间隙壁外型塑造工程，一种形成半导体元件的方法，其步骤为提供半导体基板；在半导体基板上形成栅极堆叠；紧邻栅极堆叠侧边形成栅极间隙壁；薄化栅极间隙壁；与在薄化栅极间隙壁步骤之后，在栅极间隙壁侧边形成次要栅极间隙壁。

公开(公告)号：CN101714554B

公开(公告)日：2012-01-04

申请号：CN200910177627.3

申请日：2009-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈俊良 ,  吴明园 ,  叶炅翰 ,  郑光茗 ,  庄学理

IPC: H01L27/088 ,  H01L23/544 ,  H01L21/8234 ,  H01L21/02 ,  H01L21/28

CPC classification number: H01L23/544 ,  H01L21/31051 ,  H01L21/823828 ,  H01L23/585 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体元件与其制法。半导体元件包括：一具有一第一区域与一第二区域的半导体基材，其中第一区域与第二区域彼此隔离；多个晶体管形成于第一区域中；一对准标记形成于该第二区域中，其中对准标记于一第一方向具有多个有源区域；以及一虚设栅极结构形成于该对准标记之上，其中虚设栅极结构于第二方向具有多条线，且该第二方向与该第一方向不同。本发明提供一种包括虚设栅极结构的元件与方法，其能避免或降低由CMP工艺(ILD CMP或金属CMP)造成损害的风险。

公开(公告)号：CN101661933B

公开(公告)日：2012-01-04

申请号：CN200910163584.3

申请日：2009-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖素贞 ,  吴明园 ,  郑光茗 ,  庄学理 ,  叶炅翰 ,  张宏迪 ,  郭正诚 ,  吴建宏 ,  李宗吉

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/423 ,  H01L21/822 ,  H01L21/28

CPC classification number: H01L21/823437 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/823828 ,  H01L27/08

Abstract: 一种半导体装置，包括：一半导体基底，具有一第一部分与一第二部分；多数个晶体管，形成于该基底的该第一部分中，每个该晶体管具有一栅极结构，该栅极结构具有一高介电常数介电及一金属栅极；一装置，形成于该基底的第二部分中，该装置通过一隔离区域隔离；以及一研磨停止物，形成于邻接该隔离区域，且具有一表面其实质上水平于该第一区域中的该晶体管的该栅极结构的一表面。所述的半导体装置不需要额外的制造工艺步骤，如光罩，不会增加目前制造工艺的复杂度。

公开(公告)号：CN102013424A

公开(公告)日：2011-04-13

申请号：CN201010194492.4

申请日：2010-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  钟昇镇 ,  叶炅翰 ,  张立伟 ,  许育瑛 ,  杨宝如

IPC: H01L27/04 ,  H01L21/77 ,  H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/823842 ,  H01L27/0629 ,  H01L27/0802 ,  H01L27/0922 ,  H01L28/20 ,  H01L29/6659 ,  H01L29/7833 ,  H01L2223/6672

Abstract: 本发明提供一种集成电路及其制法。此集成电路包括半导体基材与无源多晶硅元件设置于半导体基材之上。无源多晶硅元件还包括多晶硅特征结构，与多个电极埋设于多晶硅结构特征中。由于重掺杂多晶硅电极及/或硅化物形成于电极的上部分，因此，接触电阻大体上降低，且形成一欧姆接触。因为不需要额外的工艺步骤，因此不会增加额外的工艺成本。

公开(公告)号：CN101582390A

公开(公告)日：2009-11-18

申请号：CN200910133199.4

申请日：2009-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  郑光茗 ,  叶炅翰 ,  庄学理 ,  梁孟松

IPC: H01L21/762 ,  H01L21/31 ,  H01L21/3105 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/76229

Abstract: 本发明提供一种集成电路结构的形成方法，该方法包括下列步骤：提供一半导体基底；形成多个图案化元件于半导体基底上，其中图案化元件之间具有沟槽；以第一填沟材料填入该沟槽，其中第一填沟材料具有第一上表面，其高于图案化元件的上表面；进行第一平坦化以降低第一填沟材料的第一上表面，直到露出图案化元件的上表面；沉积第二填沟材料，其中第二填沟材料具有第二上表面，其高于图案化元件的上表面；以及，进行第二平坦化以降低第二填沟材料的第二上表面，直到露出图案化元件的上表面。本发明的方法可明显降低，甚至完全消除碟化效应与空洞。