-
公开(公告)号：CN103123901A
公开(公告)日：2013-05-29
申请号：CN201210109830.9
申请日：2012-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78
CPC classification number: H01L27/0207 , H01L21/0274 , H01L21/28123 , H01L21/32139 , H01L21/823456 , H01L27/092 , H01L29/41775 , H01L29/42356 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66545
Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成多个伪栅极。伪栅极沿着第一轴延伸。该方法包括在伪栅极上方形成掩模层。掩模层限定沿着不同于第一轴的第二轴延伸的伸长开口。开口暴露出伪栅极的第一部并保护伪栅极的第二部。开口的尖端部的宽度大于开口的非尖端部的宽度。采用光学邻近校正(OPC)工艺形成掩模层。该方法包括用多个第一金属栅极替换伪栅极的第一部。该方法包括用不同于第一金属栅极的多个第二金属栅极替换伪栅极的第二部。本发明提供了N/P边界效应减小的金属栅极晶体管。
-
公开(公告)号：CN107887381A
公开(公告)日：2018-04-06
申请号：CN201710724345.5
申请日：2017-08-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本公开提供一种制造集成电路的方法，包括接收具有在两个第二区域之间的第一区域的集成电路布局，布局包括具有第一部件的第一层与在第一区域中具有第二、第三部件的第二、第三层，第二、第三部件共同形成第一部件的切割图案；以及通过掩模设计工具修改第二、第三部件，产生已修改第二、第三部件，其共同形成用于第一部件的已修改切割图案，第二、第三部件的修改满足至少一个条件：相邻的已修改第二(第三)部件之间的总间距大于相邻的第二(第三)部件之间的总间距，以及已修改第二(第三)部件的总长度小于第二(第三)部件的总长度。
-
公开(公告)号：CN101661933B
公开(公告)日：2012-01-04
申请号：CN200910163584.3
申请日：2009-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/04 , H01L29/78 , H01L29/423 , H01L21/822 , H01L21/28
CPC classification number: H01L21/823437 , H01L21/31053 , H01L21/3212 , H01L21/823828 , H01L27/08
Abstract: 一种半导体装置，包括：一半导体基底，具有一第一部分与一第二部分；多数个晶体管，形成于该基底的该第一部分中，每个该晶体管具有一栅极结构，该栅极结构具有一高介电常数介电及一金属栅极；一装置，形成于该基底的第二部分中，该装置通过一隔离区域隔离；以及一研磨停止物，形成于邻接该隔离区域，且具有一表面其实质上水平于该第一区域中的该晶体管的该栅极结构的一表面。所述的半导体装置不需要额外的制造工艺步骤，如光罩，不会增加目前制造工艺的复杂度。
-
公开(公告)号：CN105321820A
公开(公告)日：2016-02-10
申请号：CN201410657096.9
申请日：2014-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335
Abstract: 本发明提供一种制造半导体器件的方法。接收用于半导体器件的第一布局设计。第一布局设计包括多条栅极线和与栅极线重叠的有源区。有源区包括至少一个有角拐角，该有角拐角邻近栅极线中的至少一条设置。通过光学邻近修正(OPC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计包括修改的有源区，修改的有源区具有向外突出的修改的拐角。之后，基于第二布局设计制造半导体器件。本发明还涉及通过OPC修改布局设计以降低拐角圆化效应。
-
公开(公告)号：CN1916765A
公开(公告)日：2007-02-21
申请号：CN200610103932.4
申请日：2006-07-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F1/36
Abstract: 本发明是有关于一种模组的近接校正方法，该方法包括将光罩图案布局分解成复数个部分，每一部分具有至少一评估点，对光罩图案布局进行规则化模组的近接校正，并产生规则化模组的近接校正的结果，以及对光罩图案布局的复数个部分进行模型化模组的近接校正，并产生被规则化模组的近接校正的结果所影响的模组的近接校正的校正量。本发明提供的一种模组的近接校正方法，用以可修改而适合于原本可能会产生问题的制造制程及设备。
-
Patent Agency Ranking
公开(公告)号：CN105321820B
公开(公告)日：2018-09-14
申请号：CN201410657096.9
申请日：2014-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335
Abstract: 本发明提供一种制造半导体器件的方法。接收用于半导体器件的第一布局设计。第一布局设计包括多条栅极线和与栅极线重叠的有源区。有源区包括至少一个有角拐角，该有角拐角邻近栅极线中的至少一条设置。通过光学邻近修正(OPC)工艺修改用于半导体器件的第一布局设计，从而产生第二布局设计，第二布局设计包括修改的有源区，修改的有源区具有向外突出的修改的拐角。之后，基于第二布局设计制造半导体器件。本发明还涉及通过OPC修改布局设计以降低拐角圆化效应。
-
公开(公告)号：CN103123901B
公开(公告)日：2016-02-24
申请号：CN201210109830.9
申请日：2012-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78
CPC classification number: H01L27/0207 , H01L21/0274 , H01L21/28123 , H01L21/32139 , H01L21/823456 , H01L27/092 , H01L29/41775 , H01L29/42356 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66545
Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成多个伪栅极。伪栅极沿着第一轴延伸。该方法包括在伪栅极上方形成掩模层。掩模层限定沿着不同于第一轴的第二轴延伸的伸长开口。开口暴露出伪栅极的第一部并保护伪栅极的第二部。开口的尖端部的宽度大于开口的非尖端部的宽度。采用光学邻近校正(OPC)工艺形成掩模层。该方法包括用多个第一金属栅极替换伪栅极的第一部。该方法包括用不同于第一金属栅极的多个第二金属栅极替换伪栅极的第二部。本发明提供了N/P边界效应减小的金属栅极晶体管。
-
公开(公告)号：CN100449407C
公开(公告)日：2009-01-07
申请号：CN200610103932.4
申请日：2006-07-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F1/36
Abstract: 本发明是有关于一种模组的近接校正方法，该方法包括将光罩图案布局分解成复数个部分，每一部份具有至少一评估点，对光罩图案布局进行规则化模组的近接校正，并产生规则化模组的近接校正的结果，以及对光罩图案布局的复数个部分进行模型化模组的近接校正，并产生被规则化模组的近接校正的结果所影响的模组的近接校正的校正量。本发明提供的一种模组的近接校正方法，用以可修改而适合于原本可能会产生问题的制造制程及设备。
-
公开(公告)号：CN104009079B
公开(公告)日：2017-04-05
申请号：CN201310190584.9
申请日：2013-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417
CPC classification number: H01L29/7827 , H01L23/535 , H01L27/088 , H01L29/0657 , H01L29/41741 , H01L29/41758 , H01L29/41783 , H01L29/42356 , H01L29/4238
Abstract: 本发明公开了一种垂直隧穿场效应晶体管(TFET)器件。该TFET器件包括：源极接触件，位于源极区上；多个栅极接触件，位于栅极堆叠件的平面部分上；以及多个漏极接触件，设置在漏极区上。TFET器件的源极接触件与其他两个TFET器件的其他两个相邻的源极接触件进行排列，使得每一个源极接触件都位于等边三角形的三个角中的一个角上。
-
公开(公告)号：CN104009079A
公开(公告)日：2014-08-27
申请号：CN201310190584.9
申请日：2013-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417
CPC classification number: H01L29/7827 , H01L23/535 , H01L27/088 , H01L29/0657 , H01L29/41741 , H01L29/41758 , H01L29/41783 , H01L29/42356 , H01L29/4238
Abstract: 本发明公开了一种垂直隧穿场效应晶体管(TFET)器件。该TFET器件包括：源极接触件，位于源极区上；多个栅极接触件，位于栅极堆叠件的平面部分上；以及多个漏极接触件，设置在漏极区上。TFET器件的源极接触件与其他两个TFET器件的其他两个相邻的源极接触件进行排列，使得每一个源极接触件都位于等边三角形的三个角中的一个角上。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.03 seconds)
