公开(公告)号：CN101661936B

公开(公告)日：2013-10-23

申请号：CN200910170465.0

申请日：2009-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶炅翰 ,  吴明园 ,  郑光茗 ,  庄学理 ,  梁孟松

IPC: H01L27/088 ,  H01L27/092 ,  H01L23/528 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L29/66606 ,  H01L21/823814 ,  H01L21/823871

Abstract: 本发明提供一半导体装置及其制造方法，该装置包含一形成在基材上的晶体管，此晶体管具有一栅极堆叠，其包含形成在基材上的一金属栅极、一高介电常数介电质及一双重第一接触结构。该双重第一接触结构包括一第一接触元件、一位于该第一接触元件上的第二接触元件及一形成于该第二接触元件的侧壁及底部的金属阻挡层，该金属阻挡层连接该第一接触元件至该第二接触元件。本发明可轻易地与现有的化学机械研磨流程做整合并能进一步的应用于未来及先进的技术。此外，此方法及装置可帮助减少基材中图案密度较小的区域(与基材中其他区域或其他凹陷的区域相比)遭到侵蚀的风险。因此，形成此大致上平坦的平面可改善半导体装置的工艺。

公开(公告)号：CN102013424B

公开(公告)日：2013-06-12

申请号：CN201010194492.4

申请日：2010-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  钟昇镇 ,  叶炅翰 ,  张立伟 ,  许育瑛 ,  杨宝如

IPC: H01L27/04 ,  H01L21/77 ,  H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/823842 ,  H01L27/0629 ,  H01L27/0802 ,  H01L27/0922 ,  H01L28/20 ,  H01L29/6659 ,  H01L29/7833 ,  H01L2223/6672

Abstract: 本发明提供一种集成电路及其制法。此集成电路包括半导体基材与无源多晶硅元件设置于半导体基材之上。无源多晶硅元件还包括多晶硅特征结构，与多个电极埋设于多晶硅结构特征中。由于重掺杂多晶硅电极及/或硅化物形成于电极的上部分，因此，接触电阻大体上降低，且形成一欧姆接触。因为不需要额外的工艺步骤，因此不会增加额外的工艺成本。

公开(公告)号：CN101714554A

公开(公告)日：2010-05-26

申请号：CN200910177627.3

申请日：2009-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈俊良 ,  吴明园 ,  叶炅翰 ,  郑光茗 ,  庄学理

IPC: H01L27/088 ,  H01L23/544 ,  H01L21/8234 ,  H01L21/02 ,  H01L21/28

CPC classification number: H01L23/544 ,  H01L21/31051 ,  H01L21/823828 ,  H01L23/585 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体元件与其制法。半导体元件包括：一具有一第一区域与一第二区域的半导体基材，其中第一区域与第二区域彼此隔离；多个晶体管形成于第一区域中；一对准标记形成于该第二区域中，其中对准标记于一第一方向具有多个有源区域；以及一虚设栅极结构形成于该对准标记之上，其中虚设栅极结构于第二方向具有多条线，且该第二方向与该第一方向不同。本发明提供一种包括虚设栅极结构的元件与方法，其能避免或降低由CMP工艺(ILD CMP或金属CMP)造成损害的风险。

公开(公告)号：CN101582390B

公开(公告)日：2016-05-04

申请号：CN200910133199.4

申请日：2009-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  郑光茗 ,  叶炅翰 ,  庄学理 ,  梁孟松

IPC: H01L21/762 ,  H01L21/31 ,  H01L21/3105 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/76229

Abstract: 本发明提供一种集成电路结构的形成方法，该方法包括下列步骤：提供一半导体基底；形成多个图案化元件于半导体基底上，其中图案化元件之间具有沟槽；以第一填沟材料填入该沟槽，其中第一填沟材料具有第一上表面，其高于图案化元件的上表面；进行第一平坦化以降低第一填沟材料的第一上表面，直到露出图案化元件的上表面；沉积第二填沟材料，其中第二填沟材料具有第二上表面，其高于图案化元件的上表面；以及，进行第二平坦化以降低第二填沟材料的第二上表面，直到露出图案化元件的上表面。本发明的方法可明显降低，甚至完全消除碟化效应与空洞。

公开(公告)号：CN103426858A

公开(公告)日：2013-12-04

申请号：CN201210424567.2

申请日：2012-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  叶德强 ,  叶炅翰

IPC: H01L23/522 ,  H01L23/31

CPC classification number: H01L23/49822 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/19 ,  H01L2224/02233 ,  H01L2224/02331 ,  H01L2224/02381 ,  H01L2224/03 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05026 ,  H01L2224/05099 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06515 ,  H01L2224/12105 ,  H01L2224/13005 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19103 ,  H01L2924/206 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/11 ,  H01L2924/01047 ,  H01L2924/00

Abstract: 一种封装件包括在该封装件的第一区中形成的芯片和在邻近第一区的该封装件的第二区中形成的模塑料。在芯片和模塑料上形成第一聚合物层，在第一聚合物层上形成第二聚合物层，在第一和第二聚合物层之间形成多个互连结构。在第二聚合物层上形成金属绝缘体金属(MIM)电容器并将其电连接至多个互连结构的至少一个。在多个互连结构的至少一个的上方形成金属凸块并将其电连接至多个互连结构的至少一个。本发明提供具有金属绝缘体金属电容器的封装件及其制造方法。

公开(公告)号：CN101677087B

公开(公告)日：2012-02-01

申请号：CN200910169148.7

申请日：2009-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶炅翰 ,  钟昇镇 ,  郑光茗 ,  庄学理

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/823842 ,  H01L21/28088 ,  H01L29/517 ,  H01L29/66545

Abstract: 本发明提供一种半导体元件的制法，包括以下步骤：形成具有第一晶体管与第二晶体管的半导体基材，其中第一晶体管具有第一虚设栅极的第一栅极结构，第二晶体管具有第二虚设栅极的第二栅极结构；移除第一与第二虚设栅极，以分别形成第一与第二沟槽；形成第一金属层以部分填充第一与第二沟槽；移除于第一沟槽中的第一金属层；形成第二金属层，以部分填充第一与第二沟槽；形成第三金属层，以部分填充第一与第二沟槽；实施热处理工艺，以回焊(reflow)第二金属层与第三金属层；以及形成第四金属层，以填充第一与第二沟槽的剩余部分。本发明提供CMOS制作流程中简单且有效方法，用以调整NMOS元件和PMOS元件的金属栅极的功函数。

公开(公告)号：CN101673740A

公开(公告)日：2010-03-17

申请号：CN200910151005.3

申请日：2009-07-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  叶炅翰 ,  梁孟松 ,  李后儒 ,  吴明园 ,  李宗吉

IPC: H01L27/06 ,  H01L21/8248 ,  H01L21/28 ,  H01L21/71

CPC classification number: H01L21/8249 ,  H01L27/0623 ,  H01L27/0629 ,  H01L27/0635

Abstract: 本发明提供一种半导体元件及其制造方法，该半导体元件包括半导体基底具有第一区和第二区，晶体管形成于第一区内且具有金属栅极，隔绝结构形成第二区内，至少一结元件邻近第二区的隔绝结构设置，以及阻挡结构形成于第二区的隔绝结构之上。本发明可以有效地降低前段工艺的复杂度以及前段工艺的缺陷数。此外，可改善P沟道场效应晶体管的迁移率至增加27％。本发明包含研磨阻挡结构以避免或降低化学机械研磨工艺过度研磨的风险，以及避免或降低平面有源区受到损害。

公开(公告)号：CN101656205A

公开(公告)日：2010-02-24

申请号：CN200910161763.3

申请日：2009-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  叶炅翰 ,  吴明园 ,  梁孟松

IPC: H01L21/28 ,  H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66606 ,  H01L29/7833

Abstract: 本发明公开了一种利用后栅极工艺形成金属栅极的方法。沟槽形成在衬底上，修正沟槽的轮廓从而在沟槽的开口处提供第一宽度以及在沟槽的底部提供第二宽度。该轮廓可以通过包括锥形侧壁形成。金属栅极可以形成在具有修正轮廓的沟槽中。并且本发明还提供了一种包括栅极结构的半导体器件，该栅极结构的栅极顶部宽度大于栅极底部宽度。

公开(公告)号：CN101635277A

公开(公告)日：2010-01-27

申请号：CN200910000110.7

申请日：2009-01-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  莫亦先 ,  彭治棠 ,  叶炅翰 ,  郑光茗 ,  庄学理 ,  梁孟松

IPC: H01L21/8238 ,  H01L21/31 ,  H01L21/3105

CPC classification number: H01L21/823481 ,  H01L21/823468 ,  H01L21/823475 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7843

Abstract: 本发明是有关于一种为了无空隙的间隙填充制程的间隙壁外型塑造工程，一种形成半导体元件的方法，其步骤为提供半导体基板；在半导体基板上形成栅极堆叠；紧邻栅极堆叠侧边形成栅极间隙壁；薄化栅极间隙壁；与在薄化栅极间隙壁步骤之后，在栅极间隙壁侧边形成次要栅极间隙壁。

公开(公告)号：CN103187394A

公开(公告)日：2013-07-03

申请号：CN201210419270.7

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  侯上勇 ,  叶德强 ,  陈硕懋 ,  叶炅翰 ,  林仪柔

IPC: H01L23/522 ,  H01L23/64 ,  H01L23/31 ,  H01L21/56 ,  H01L21/02

CPC classification number: H01L21/56 ,  H01L23/3192 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49894 ,  H01L23/5389 ,  H01L23/64 ,  H01L24/19 ,  H01L27/016 ,  H01L28/00 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19011 ,  H01L2924/1903 ,  H01L2924/19031 ,  H01L2924/19033 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供了一种器件，包括衬底、位于衬底上方的金属焊盘，以及具有位于金属焊盘上方部分的钝化层。钝化后互连(PPI)线设置在钝化层上方并且电耦合至金属焊盘。凸块底部金属(UBM)设置在PPI线上方并且电耦合至PPI线。无源器件包括位于与UBM相同水平面处的部分。无源器件的部分由与UBM相同的材料形成。本发明还提供了具有无源器件的封装件及其形成方法。