公开(公告)号：CN106847786B

公开(公告)日：2019-08-13

申请号：CN201611094799.0

申请日：2016-12-02

Applicant: 英飞凌科技股份有限公司

Inventor： T·迈尔 ,  K·普雷塞尔 ,  M·沃伊诺夫斯基

IPC: H01L23/52 ,  H01L23/48 ,  H01L23/495 ,  H01L21/768 ,  H01L21/48

CPC classification number: H01L23/481 ,  H01L21/561 ,  H01L21/568 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3157 ,  H01L23/49541 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/18 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/18162

Abstract: 电子装置(710)包括半导体封装结构(770)，半导体封装结构(770)具有第一主表面区域(772)和第二主表面区域(774)并包括半导体芯片(712)和连接器块(600)，半导体芯片(712)包括位于第二主表面区域(774)内的至少一个芯片垫(714)，连接器块(600)包括至少一个第一导电贯通连接部(602)和至少一个第二导电贯通连接部(604)，至少一个第一导电贯通连接部(602)和至少一个第二导电贯通连接部(604)以不同的横截面积(A1，A2)在第一主表面区域(772)与第二主表面区域(774)之间延伸并与半导体芯片(712)并排布置。

公开(公告)号：CN105118810B

公开(公告)日：2019-08-02

申请号：CN201510438514.X

申请日：2012-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊成 ,  吴文进 ,  施应庆 ,  洪瑞斌 ,  卢思维 ,  郑心圃 ,  余振华

IPC: H01L23/31 ,  H01L23/52 ,  H01L21/768

CPC classification number: H01L23/48 ,  H01L21/6835 ,  H01L24/94 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0652 ,  H01L2221/68327 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/83

Abstract: 一种制造三维集成电路的方法，包括：提供晶圆叠层，其中，将多个半导体管芯安装在第一半导体管芯上方；将模塑料层形成在第一半导体管芯的第一面上方，其中，将多个半导体管芯内嵌在模塑料层中。方法进一步包括：研磨第一半导体管芯的第二面直到暴露多个通孔；将晶圆附接至带框并切割晶圆叠层，从而将晶圆叠层分成多个独立封装件。

公开(公告)号：CN107134438B

公开(公告)日：2019-06-18

申请号：CN201710102855.9

申请日：2017-02-24

Applicant: 商升特公司

Inventor： S.金努萨米 ,  K.辛普森 ,  M.C.科斯特罗

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L24/94 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/96 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2224/02371 ,  H01L2224/0331 ,  H01L2224/04105 ,  H01L2224/05026 ,  H01L2224/05548 ,  H01L2224/05561 ,  H01L2224/05562 ,  H01L2224/94 ,  H01L2224/96 ,  H01L2224/03

Abstract: 本发明涉及半导体器件和在半导体管芯周围形成绝缘层的方法。一种半导体器件具有半导体晶片，该半导体晶片包括在该半导体晶片的第一表面上方形成的多个接触焊盘和多个半导体管芯。部分地穿过半导体晶片的第一表面形成沟槽。将绝缘材料设置在半导体晶片的第一表面上方和到沟槽中。在接触焊盘上方形成导电层。该导电层可以被印刷成在相邻的接触焊盘之间的沟槽中的绝缘材料上方延伸。将半导体晶片的与半导体晶片的第一表面相对的一部分移除，到沟槽中的绝缘材料。在半导体晶片的第二表面和半导体晶片的侧表面上方形成绝缘层。穿过第一沟槽中的绝缘材料而单体化半导体晶片，以分离半导体管芯。

公开(公告)号：CN106158818B

公开(公告)日：2018-11-30

申请号：CN201610221935.1

申请日：2016-04-11

Applicant: 联发科技股份有限公司

Inventor： 蔡宪聪

IPC: H01L23/498 ,  H01L21/48

CPC classification number: H01L25/16 ,  H01L21/4832 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/293 ,  H01L23/31 ,  H01L23/3128 ,  H01L23/4952 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/06 ,  H01L24/14 ,  H01L24/19 ,  H01L24/20 ,  H01L24/24 ,  H01L24/25 ,  H01L24/43 ,  H01L24/46 ,  H01L24/82 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02371 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/04042 ,  H01L2224/12105 ,  H01L2224/24146 ,  H01L2224/24195 ,  H01L2224/24225 ,  H01L2224/2512 ,  H01L2224/25174 ,  H01L2224/32145 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/82101 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/18165 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/19105 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/19 ,  H01L2224/11 ,  H01L2224/82

Abstract: 本发明公开了一种半导体封装及其制作方法。其中该半导体封装包含有半导体晶粒、多个I/O垫、模封材和多个打印的内连结构。其中该多个I/O垫分布在该半导体晶粒的主动面上。其中，该模封材覆盖该半导体晶粒的主动面，并且该模封材的下表面与该半导体晶粒的下表面齐平。其中，该多个内连结构嵌入于该模封材中，并电连接该多个I/O垫。其中各个该打印的内连结构包含导电接线以及导电接垫，其中该导电接线与该导电接垫是一体成型的。该半导体封装，利用打印技术(如3D打印)来形成内连结构，因此可以提高半导体封装的良品率。

公开(公告)号：CN108615687A

公开(公告)日：2018-10-02

申请号：CN201810751511.5

申请日：2013-05-03

Applicant: 日月光半导体制造股份有限公司

Inventor： 颜瀚琦 ,  锺启生 ,  廖国宪 ,  叶勇谊

IPC: H01L21/56 ,  H01L23/00 ,  H01L23/31 ,  H01L23/48 ,  H01L23/498 ,  H01L23/522 ,  H01L23/538 ,  H01L23/552 ,  H01L25/16 ,  H01Q1/22 ,  H01Q9/04 ,  H01Q23/00

CPC classification number: H01L23/49805 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/16 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L25/16 ,  H01L2223/6677 ,  H01L2224/04105 ,  H01L2224/05572 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/97 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01Q1/2283 ,  H01Q9/0407 ,  H01Q23/00 ,  H01L2924/00 ,  H01L2224/81 ,  H01L2924/00012

Abstract: 一种半导体封装件，包括：一基板；一半导体芯片，设于该基板上；一封装体，包覆该半导体芯片；一电磁干扰屏蔽元件，形成于该封装体上；一介电结构，包覆该电磁干扰屏蔽元件；一天线元件，形成于该介电结构上；一馈入元件，连接该天线元件与该基板的一馈入接点；以及数个天线接地元件，设于该介电结构内且直接连接该天线元件与该电磁干扰屏蔽元件，其中该数个天线接地元件环绕该馈入元件。

公开(公告)号：CN105321833B

公开(公告)日：2018-08-31

申请号：CN201510454902.7

申请日：2015-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄晖闵 ,  林志伟 ,  蔡再宗 ,  郑明达 ,  刘重希 ,  余振华

IPC: H01L21/56 ,  H01L23/28

CPC classification number: H01L24/05 ,  H01L21/481 ,  H01L21/486 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/49838 ,  H01L23/49861 ,  H01L23/49866 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/02372 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05083 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05171 ,  H01L2224/05184 ,  H01L2224/12105 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29386 ,  H01L2224/83191 ,  H01L2224/94 ,  H01L2924/01029 ,  H01L2924/18162 ,  H01L2224/03 ,  H01L2224/27

Abstract: 在第一管芯和第二管芯上形成第一保护层，并且在第一保护层内形成开口。密封第一管芯和第二管芯，从而使得密封剂厚于第一管芯和第二管芯，并且在开口内形成孔。也可以将重分布层形成为在密封剂上方延伸，并且第一管芯可以与第二管芯分离。本发明实施例涉及半导体封装系统和方法。

公开(公告)号：CN103311213B

公开(公告)日：2018-08-03

申请号：CN201310160656.5

申请日：2013-05-03

Applicant: 日月光半导体制造股份有限公司

Inventor： 颜瀚琦 ,  锺启生 ,  廖国宪 ,  叶勇谊

IPC: H01L23/498 ,  H01L23/552 ,  H01L25/00 ,  H01L21/60 ,  H01L21/50

CPC classification number: H01L23/49805 ,  H01L21/561 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/16 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L25/16 ,  H01L2223/6677 ,  H01L2224/04105 ,  H01L2224/05572 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/97 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01Q1/2283 ,  H01Q9/0407 ,  H01Q23/00 ,  H01L2924/00 ,  H01L2224/81 ,  H01L2924/00012

Abstract: 半导体封装件包括基板、半导体芯片、封装体、电磁干扰屏蔽元件、介电结构、天线元件、馈入元件及天线接地元件。半导体芯片设于基板上。封装体包覆半导体芯片。电磁干扰屏蔽元件形成于封装体上。介电结构包覆电磁干扰屏蔽元件。天线元件形成于介电结构上。馈入元件连接天线元件与基板的馈入接点。天线接地元件连接天线元件与电磁干扰屏蔽元件。

公开(公告)号：CN108231608A

公开(公告)日：2018-06-29

申请号：CN201711317084.1

申请日：2017-12-12

Applicant: 英飞凌科技股份有限公司

Inventor： 陈淑雯 ,  张超发 ,  钟福兴 ,  郑家锋 ,  方子康 ,  穆罕默德萨努斯穆罕默德 ,  黄美晶 ,  黄胤生 ,  卜佩銮 ,  王春晖

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L23/28 ,  H01L23/3107 ,  H01L23/498 ,  H01L23/562 ,  H01L24/96 ,  H01L31/0203 ,  H01L33/483

Abstract: 一种制造半导体封装体的方法包括：提供载体，在所述载体中制造开口，将半导体芯片附连到所述载体，以及制造覆盖所述半导体芯片的包封体。

公开(公告)号：CN108231607A

公开(公告)日：2018-06-29

申请号：CN201711230600.7

申请日：2017-11-29

Applicant: PEP创新私人有限公司

Inventor： 周辉星

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L21/561 ,  H01L21/568 ,  H01L23/3135 ,  H01L24/02 ,  H01L24/24 ,  H01L24/25 ,  H01L24/96 ,  H01L2224/02311 ,  H01L2224/02331 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/24195 ,  H01L2224/25171 ,  H01L2224/821 ,  H01L2224/95001

Abstract: 本发明公开了一种芯片封装方法及封装结构。所述芯片封装方法包括：将至少一个待封装芯片贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板；形成密封层，所述密封层至少包裹在所述至少一个待封装芯片的四周；形成第一包封层，所述第一包封层覆盖在整个所述载板上，用于包封住所述至少一个待封装芯片以及所述密封层；剥离所述载板，露出所述至少一个待封装芯片的正面；在所述至少一个待封装芯片的正面通过再布线工艺完成封装。通过将待封装芯片的正面贴装于载板上，并利用密封层将待封装芯片固定在载板的预定位置上，使得后续工艺中待封装芯片的位置不易发生移动。

公开(公告)号：CN108231606A

公开(公告)日：2018-06-29

申请号：CN201711227089.5

申请日：2017-11-29

Applicant: PEP创新私人有限公司

Inventor： 周辉星

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L21/568 ,  H01L21/561 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/3135 ,  H01L23/367 ,  H01L23/49838 ,  H01L23/528 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/96 ,  H01L25/0657 ,  H01L2223/5448 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/32225 ,  H01L2224/92144 ,  H01L2224/97 ,  H01L2924/19105 ,  H01L2224/83

Abstract: 本发明公开了一种芯片封装方法及封装结构。所述芯片封装方法包括：在待封装芯片的正面形成保护层；将正面形成有保护层的所述待封装芯片贴装于第一载板上，所述待封装芯片的背面朝上，正面朝向所述第一载板；形成第一包封层，所述第一包封层形成在所述待封装芯片背面以及露出的所述第一载板上；剥离所述第一载板，露出所述保护层。本公开通过将待封装芯片的正面形成保护层后贴装于载板上，之后再对待封装芯片上形成第一包封层时，可以防止包封材料渗透到待封装芯片及载板的缝隙中，进而破坏待封装芯片上的电路结构和/或焊垫等。