-
公开(公告)号:CN105609543A
公开(公告)日:2016-05-25
申请号:CN201510796896.3
申请日:2015-11-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了一种半导体器件及其形成方法。半导体器件包括:衬底,第一和第二源极/漏极(S/D)区,第一和第二S/D区之间的沟道,接合沟道的栅极,和连接到第一S/D区的接触部件。接触部件包括第一和第二接触层。第一接触层具有共形截面轮廓并在其至少两个侧面上与第一S/D区接触。在实施例中,第一接触层与第一S/D区的三个或四个侧面直接接触,以增大接触面积。第一接触层包括半导体-金属合金、III-V族半导体和锗中的一种。本发明实施例涉及用于高度缩放的晶体管的接触件。
-
公开(公告)号:CN105609543B
公开(公告)日:2019-09-13
申请号:CN201510796896.3
申请日:2015-11-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了一种半导体器件及其形成方法。半导体器件包括:衬底,第一和第二源极/漏极(S/D)区,第一和第二S/D区之间的沟道,接合沟道的栅极,和连接到第一S/D区的接触部件。接触部件包括第一和第二接触层。第一接触层具有共形截面轮廓并在其至少两个侧面上与第一S/D区接触。在实施例中,第一接触层与第一S/D区的三个或四个侧面直接接触,以增大接触面积。第一接触层包括半导体‑金属合金、III‑V族半导体和锗中的一种。本发明实施例涉及用于高度缩放的晶体管的接触件。
-
公开(公告)号:CN105225960B
公开(公告)日:2019-06-11
申请号:CN201410445852.1
申请日:2014-09-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/42392 , H01L21/31053 , H01L21/31144 , H01L21/823487 , H01L21/823885 , H01L29/0649 , H01L29/66666 , H01L29/7827
Abstract: 根据示例性实施例,本发明提供了形成垂直结构的方法。该方法包括以下操作:提供衬底;提供具有位于衬底上方的源极、沟道和漏极的垂直结构;通过氧化来缩小源极和沟道;在垂直结构的漏极上方形成金属层;以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。
-
公开(公告)号:CN105225960A
公开(公告)日:2016-01-06
申请号:CN201410445852.1
申请日:2014-09-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/42392 , H01L21/31053 , H01L21/31144 , H01L21/823487 , H01L21/823885 , H01L29/0649 , H01L29/66666 , H01L29/7827
Abstract: 根据示例性实施例,本发明提供了形成垂直结构的方法。该方法包括以下操作:提供衬底;提供具有位于衬底上方的源极、沟道和漏极的垂直结构;通过氧化来缩小源极和沟道;在垂直结构的漏极上方形成金属层;以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。
-
公开(公告)号:CN104916620A
公开(公告)日:2015-09-16
申请号:CN201510108632.4
申请日:2015-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L29/66545 , H01L21/0214 , H01L21/02167 , H01L21/0217 , H01L21/47573 , H01L21/76897 , H01L29/401 , H01L29/4958 , H01L29/6656 , H01L29/66575 , H01L29/78
Abstract: 本发明实施例提供了半导体布置及其形成方法。半导体布置包括与第一有源区域的基本平坦的第一顶面相接触的导电接触件,接触件位于均具有基本垂直的外表面的第一对准间隔件和第二对准间隔件之间并且与第一对准间隔件和第二对准间隔件相接触。相比于形成在不具有基本垂直的外表面的对准间隔件之间的接触件,形成在第一对准间隔件和第二对准间隔件之间的接触件具有更期望的接触形状。相比于不是基本平坦的有源区域,第一有源区域的基本平坦的表面表示第一有源区域的基本未损坏的结构。相比于损坏的第一有源区域,基本未损坏的第一有源区域具有与接触件的更大的接触面积和较低的接触电阻。
-
公开(公告)号:CN101034613B
公开(公告)日:2011-07-06
申请号:CN200710000297.1
申请日:2007-01-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01F17/00
CPC classification number: H01F17/0006 , H01F3/10 , H01F19/08 , H01F41/34 , H01F2017/0066 , H01F2017/0086
Abstract: 本发明是关于一种磁偏压铁磁性螺旋电感器,至少包含一半导体基材以及一第一绝缘层设于该半导体基材上;一螺旋线圈电感器设于该第一绝缘层上以及一第二绝缘层设于该螺旋线圈电感器上;一图案化铁磁层设于该第二绝缘层上以及一图案化磁偏压层设于该图案化铁磁层上。
-
公开(公告)号:CN1661800A
公开(公告)日:2005-08-31
申请号:CN200410088048.9
申请日:2004-10-15
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/585 , H01L23/5225 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明揭露一种半导体无线频率(RF)组件,此组件具有一个护罩结构,用以降低RF被动组件及主动组件的传导绕线之间的耦合效应。在一范例中,此组件于RF被动组件及传导绕线间设有至少一个护罩层。此护罩层包含至少一个开口。在另一范例中,可使用第二个护罩层。此第二护罩层也同样可以含有一个开口,且第一及第二护罩层中的开口彼此错开。第一及第二护罩层可透过一防护环来彼此连接,且亦能连接到一共同电位。
-
公开(公告)号:CN106057672B
公开(公告)日:2019-04-26
申请号:CN201610085852.4
申请日:2016-02-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本发明的实施例提供了用于制造半导体器件的方法,包括形成包括阱层、阱层上方设置的氧化物层和氧化物层上方设置的沟道层的鳍结构。形成隔离绝缘层,从而使得鳍结构的沟道层从隔离绝缘层突出,并且氧化物层的一部分或全部嵌入隔离绝缘层中。在鳍结构上方形成栅极结构。通过蚀刻鳍结构的未被栅极结构覆盖的部分形成凹部,从而暴露氧化物层。在暴露的氧化物层中形成凹槽。外延晶种层在氧化物层中的凹槽中。在凹部中和上面形成外延层。外延层和外延晶种层接触。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号:CN106206514A
公开(公告)日:2016-12-07
申请号:CN201510262838.2
申请日:2015-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
CPC classification number: H01L29/78618 , H01L21/76865 , H01L21/76895 , H01L21/82285 , H01L21/823412 , H01L21/823418 , H01L21/823475 , H01L21/823481 , H01L21/823487 , H01L21/823807 , H01L21/823814 , H01L21/823871 , H01L21/823878 , H01L21/823885 , H01L23/535 , H01L27/088 , H01L27/092 , H01L27/124 , H01L27/1259 , H01L29/0653 , H01L29/0676 , H01L29/42392 , H01L29/66666 , H01L29/7827 , H01L29/78621 , H01L29/78642 , H01L29/78681 , H01L29/78684 , H01L29/78696 , H01L2924/0002 , H01L2924/00
Abstract: 一种集成电路结构包括第一垂直晶体管和第二垂直晶体管。第一垂直晶体管包括第一半导体沟道、位于第一半导体沟道上方的第一顶部源极/漏极区以及覆盖第一顶部源极/漏极区的第一顶部源极/漏极焊盘。第二垂直晶体管包括第二半导体沟道、位于第二半导体沟道上方的第二顶部源极/漏极区以及覆盖第二顶部源极/漏极区的第二顶部源极/漏极焊盘。局部互连件互连第一顶部源极/漏极焊盘和第二顶部源极/漏极焊盘。第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件是连续区域的部分,在第一顶部源极/漏极焊盘、第二顶部源极/漏极焊盘和局部互连件之间没有可辨识的界面。本发明还涉及作为垂直晶体管的局部互连件的顶部金属焊盘。
-
公开(公告)号:CN106158935A
公开(公告)日:2016-11-23
申请号:CN201510147785.X
申请日:2015-03-31
Applicant: 台湾积体电路制造股份有限公司
Inventor: 卡洛斯·H.·迪亚兹 , 王志豪 , 连万益 , 杨凯杰 , 汤皓玲
IPC: H01L29/732 , H01L21/331
CPC classification number: H01L29/7845 , B82Y10/00 , B82Y40/00 , H01L21/823807 , H01L21/823885 , H01L27/092 , H01L29/0676 , H01L29/0847 , H01L29/42356 , H01L29/42392 , H01L29/495 , H01L29/4966 , H01L29/66439 , H01L29/66666 , H01L29/775 , H01L29/7827 , H01L29/7843
Abstract: 垂直晶体管包括源极-沟道-漏极结构、栅极和栅极介电层。源极-沟道-漏极结构包括源极、源极上方的漏极和介于源极和漏极之间的沟道。栅极围绕沟道的一部分。当垂直晶体管是n沟道垂直晶体管时,栅极被配置成提供基本沿着沟道的延伸方向的压缩应变,或当垂直晶体管是p沟道垂直晶体管时,栅极被配置成提供基本沿着沟道的延伸方向的拉伸应变。在一些实施例中,垂直晶体管还包括ILD,当垂直晶体管是n沟道垂直晶体管时,ILD被配置成提供基本沿着沟道的延伸方向的拉伸应变,或者当垂直晶体管是p沟道垂直晶体管时,ILD被配置成提供基本沿着沟道的延伸方向的压缩应变。本发明还提供了垂直晶体管的制造方法。
-
-
-
-
-
-
-
-
-