-
公开(公告)号：CN119852056A
公开(公告)日：2025-04-18
申请号：CN202411075929.0
申请日：2024-08-07
Applicant: TDK株式会社
Abstract: 在层叠线圈部件中，在第三方向上，在线圈导体的一对端部和一对端子电极之间分别介入有一对连接部。由于连接部具有从与线圈导体的端部重叠的重叠部延伸的伸长部，所以可实现与端子电极的接触面积的扩大，实现线圈导体和端子电极之间的高的连接可靠性。另外，由于连接部的伸长部的第一配线部侧的轮廓向与线圈导体的第一配线部的倾斜部相同的方向倾斜，所以在实现第一配线部和连接部的分离的同时，实现线圈导体和端子电极之间的连接性提高。
-
公开(公告)号：CN119786190A
公开(公告)日：2025-04-08
申请号：CN202411983566.0
申请日：2024-12-31
Applicant: 潮州三环(集团)股份有限公司
Abstract: 本发明涉及电感器技术领域，具体公开了一种层叠电感器及其制造方法，层叠电感器包括：层叠体，包括多个沿层叠体的高度方向层叠布置的绝缘层；线圈导体，设于层叠体内，线圈导体包括多组相连接的卷绕导体和贯通导体，卷绕导体设于绝缘层的表面，贯通导体贯穿绝缘层，位于层叠体最上端的所述卷绕导体与第一引出端连接，位于层叠体最下端的所述卷绕导体与第二引出端连接；以及两组外电极，沿层叠体的长度方向对应安装于层叠体的两端；其中，沿层叠体的宽度方向的卷绕导体的线宽大于沿层叠体的长度方向的卷绕导体的线宽，或沿层叠体的宽度方向的卷绕导体的线宽小于沿层叠体的长度方向的卷绕导体的线宽。本发明的层叠电感器及其制造方法提高了卷绕导体的良率，并且提高层叠电感器的合格率。
-
公开(公告)号：CN119731788A
公开(公告)日：2025-03-28
申请号：CN202280002837.2
申请日：2022-08-25
Applicant: 京东方科技集团股份有限公司
Abstract: 本公开提供了一种滤波器及其制备方法、电子设备。滤波器包括相对设置的第一基板(100)、第二基板(200)以及设置在第一基板(100)和第二基板(200)之间的连接基板(300)，第一基板(100)上设置有至少一个第一基板电极，第二基板(200)上设置有至少一个第二基板电极，连接基板(300)至少包括连接衬底(30)和在厚度方向贯通连接衬底(30)的至少一个导电柱，导电柱靠近第一基板(100)的一端设置有第一凸点结构(51)，导电柱靠近第二基板(200)的一端设置有第二凸点结构(52)，第一凸点结构(51)与第一基板电极、第二凸点结构(52)与第二基板电极通过键合方式连接。
-
公开(公告)号：CN119585823A
公开(公告)日：2025-03-07
申请号：CN202380054579.7
申请日：2023-07-21
Applicant: 高通股份有限公司
IPC: H01F17/00 , H01F27/28 , H01L23/495 , H01L23/64 , H01F41/04
Abstract: 在引线框架上采用导线接合以形成(诸)集成电感器的电感器封装、以及相关集成电路(IC)封装和制造方法。该电感器封装包括一个或多个集成电感器，每个集成电感器由引线框架的通过导线接合按一模式耦合在一起以对(诸)线圈加箔的引线形成。可在具有由经导线接合的引线形成的(诸)线圈的引线框架之上形成包塑材料，以形成该电感器封装。该包塑材料可包括磁性材料以进一步增加(诸)集成电感器的电感。电感器封装可被安装到IC封装的封装基板，以为该IC封装中的电路提供(诸)电感器。通过使用引线框架形成电感器封装，用于形成引线框架的制造工艺也可以用于形成电感器封装，作为较不复杂的较低成本制造方法。
-
公开(公告)号：CN119571301A
公开(公告)日：2025-03-07
申请号：CN202411694803.1
申请日：2024-11-25
Applicant: 潮州三环(集团)股份有限公司
Abstract: 本发明公开了一种黑化剂及其在叠层片式电感器制备中的应用，涉及电子元件制备技术领域。本发明提供了一种黑化剂，包括含硫化合物和溶剂，所述黑化剂中硫元素的物质的量浓度为0.1‑0.5mol/L。本发明提供了一种叠层片式电感器的制备方法，黑化剂的使用可以完全消除金属银的反光问题，且无需对光源或照射角度等进行仪器上的更改，可以有效扩大切割线准确识别的切割窗口范围、提升切割合格率及切割精度，获得切割质量良好的单颗叠层片式电感器。
-
Patent Agency Ranking
公开(公告)号：CN119560299A
公开(公告)日：2025-03-04
申请号：CN202411744547.2
申请日：2024-11-29
Applicant: 玻芯成(重庆)半导体科技有限公司
Inventor： 蒲贤勇
Abstract: 本申请适用于电感技术领域，提供了一种电感的制备方法、电感及电子器件，制备方法包括提供一金属基板；图形化并贯穿金属基板以制成电感线圈线路，电感线圈线路至少包括相邻的第一线圈及第二线圈，第一线圈及第二线圈之间形成为镂空区域，电感线圈线路包括位于电感线圈线路两端的第一电极端口和第二电极端口；在金属基板上制作绝缘层以填充镂空区域并包覆电感线圈线路，绝缘层具有露出第一电极端口和第二电极端口的开窗。通过将金属基板贯穿制备电感线圈线路，电感线圈线路上包覆有绝缘层，绝缘层设置有开窗以露出第一电极端口和第二电极端口，不需要进行绕线，减小了器件体积，工艺更加精简，减少不必要的支撑，生产成本也随之降低。
-
公开(公告)号：CN119542026A
公开(公告)日：2025-02-28
申请号：CN202411554518.X
申请日：2024-11-01
Applicant: 西安广勤电子技术有限公司
Abstract: 本发明提供一种薄膜微功率集成变压器的设计，涉及薄膜变压器技术领域。该薄膜微功率集成变压器的设计，包括：平面螺旋绕组结构、环形磁芯结构、自修复绝缘层、柔性基底、封装结构与磁致伸缩材料，制作薄膜微功率集成变压器的详细步骤如下：S1.设计阶段、S2.制备基底、S3.制作绕组、S4.制作磁芯、S5.制作绝缘层、S6.封装、S7.测试与验证与S8.优化与调整。通过实时监测绝缘层的状态，可以预测潜在的故障并及时进行维护，避免突发性故障，可以避免对未受损部分进行不必要的维护，减少维护成本和工作量，基于性能数据的分析，可以制定更加合理的维护计划，且通过长期收集和分析性能数据，可以预测绝缘层的性能退化趋势，为未来的设计和材料选择提供依据。
-
公开(公告)号：CN111886800B
公开(公告)日：2025-02-14
申请号：CN201980019387.6
申请日：2019-03-11
Applicant: 松下知识产权经营株式会社
Abstract: 提供能在宽的频率区域使共模噪声的衰减特性提升的共模噪声滤波器。本公开的共模噪声滤波器具备：包含磁性体的2个磁性体部(11)、磁性体部(12)；和在层叠方向上被磁性体部(11)、磁性体部(12)所夹且包含非磁性体的非磁性体部(13)。而且具备：内置于非磁性体部(13)的内部的相互对置的2个线圈(14)、线圈(15)；和形成于2个磁性体部(11)、磁性体部(12)当中的至少一方的内部且与接地连接的金属层(16)。金属层(16)位于与磁性体部(11)的上表面相比更靠近下表面的位置，位于与磁性体部(12)的下表面相比更靠近上表面的位置。
-
公开(公告)号：CN119381129A
公开(公告)日：2025-01-28
申请号：CN202410989414.5
申请日：2024-07-23
Applicant: 株式会社村田制作所
Abstract: 本发明提供确保L值并能够抑制Q值相对于L值的比例降低的电感器部件。电感器部件具备：坯体；线圈，设置在坯体内，且沿轴卷绕成螺旋状；以及第一外部电极和第二外部电极，设置于坯体，并与线圈电连接，坯体包含第一端面、第二端面、第一侧面、第二侧面、底面以及顶面，第一外部电极和第二外部电极至少设置于底面，轴与底面平行且与第一侧面和第二侧面交叉，从轴向观察，线圈的内径包含第一端面与第二端面对置的长度方向的第一内径尺寸和顶面与底面对置的高度方向的第二内径尺寸，第一内径尺寸和第二内径尺寸中的任意一个内径尺寸比另一个内径尺寸大，一个内径尺寸与另一个内径尺寸之差的绝对值相对于另一个内径尺寸的比例为0.1％以上且11％以下。
-
公开(公告)号：CN111902895B
公开(公告)日：2025-01-28
申请号：CN201980021522.0
申请日：2019-08-05
Applicant: 谷歌有限责任公司
Inventor： 费超 , 盛洪刚 , 道格拉斯·奥斯特胡特 , 贾靓 , 斯里坎斯·拉克石米坎萨
Abstract: 公开了屏蔽式电力变压器和使用这些变压器的电源转换器。在一些实施方式中，屏蔽式电力变压器包括磁芯、初级绕组、第一次级绕组和第二次级绕组。变压器包括第一屏蔽件绕组，该第一屏蔽件绕组具有与初级绕组相同的电压电位方向，并且与初级绕组串联连接，以承载流过初级绕组的电流。变压器还包括第二屏蔽件绕组，该第二屏蔽件绕组具有与初级绕组相反的电压电位方向，并且从初级接地连接到浮动端子。第一次级绕组、第二次级绕组、第一屏蔽件绕组和第二屏蔽件绕组能够每一个具有大致相等的匝数。
-
-
-
-
-
-
-
-
-
Search Results
3744
records
(took 0.026 seconds)
