公开(公告)号：CN105810681B

公开(公告)日：2019-01-11

申请号：CN201610018400.4

申请日：2016-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭大鵬 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  让-皮埃尔·科林格

IPC: H01L27/092 ,  H01L27/12 ,  H01L29/423 ,  H01L29/08

Abstract: 本发明描述了堆叠器件和通过堆叠器件形成的电路。根据一些实施例，半导体柱从衬底垂直延伸。第一源极/漏极区域在半导体柱中。第一栅电极层横向环绕半导体柱并且垂直位于第一源极/漏极区域上方。第一栅极介电层夹置在第一栅电极层和半导体柱之间。第二源极/漏极区域在半导体柱中并且垂直位于第一栅电极层上方。第二源极/漏极区域连接至电源节点。第二栅电极层横向环绕半导体柱并且垂直位于第二源极/漏极区域上方。第二栅极介电层夹置在第二栅电极层和半导体柱之间。第三源极/漏极区域在半导体柱中并且垂直位于第二栅电极层上方。

公开(公告)号：CN108231680A

公开(公告)日：2018-06-29

申请号：CN201710451117.5

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏焕傑 ,  王志豪 ,  黄瑞乾 ,  林群雄

IPC: H01L21/82

CPC classification number: H01L21/823814 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/02639 ,  H01L21/0273 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0924 ,  H01L21/82

Abstract: 一种半导体装置的制造方法，包含形成第一鳍片结构及第二鳍片结构在基材上，并形成图案化多晶硅结构在第一鳍片结构及第二鳍片结构的第一部分上。方法还包含沉积绝缘层在第一鳍片结构及第二鳍片结构的第二部分上，以及在图案化多晶硅结构上，接着，可选择性地从第一鳍片结构及第二鳍片结构的第二部分中移除绝缘层，并图案化在第二鳍片结构的第二部分上的第一硬遮罩层。方法也包含成长第一磊晶区域在第一鳍片结构的第二部分上、从第二鳍片结构的第二部分中移除被图案化的第一硬遮罩层、图案化在第一磊晶区域上的第二硬遮罩层，以及成长第二磊晶区域在第二鳍片结构的第二部分上。

公开(公告)号：CN105280705B

公开(公告)日：2018-06-15

申请号：CN201510124259.1

申请日：2015-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊鹏 ,  大藤彻 ,  蔡庆威 ,  王志豪 ,  刘继文 ,  汤皓玲 ,  何炯煦 ,  佘绍煌 ,  谢文兴

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0684 ,  B82Y10/00 ,  H01L21/30604 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/456 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明涉及一种半导体器件，包括衬底、第一源极/漏极(S/D)、第二S/D和半导体板单元。衬底在基本水平方向上延伸。第一S/D形成于衬底上。第二S/D设置在第一S/D之上。半导体板单元在基本垂直方向上延伸并且使第一S/D与第二S/D互连。本发明也公开了一种用于制造半导体器件的方法。本发明还涉及包括使源极和漏极互连的半导体板单元的半导体器件。本发明提供了一种半导体器件，包括衬底、第一源极/漏极(S/D)区域、第二S/D区域、以及半导体板。第一S/D区域设置在衬底上。第二S/D区域设置在第一S/D区域之上。半导体板将第一S/D区域与第二S/D区域互连并包括多个弯转。也公开了一种用于制造该半导体器件的方法。

公开(公告)号：CN107230638A

公开(公告)日：2017-10-03

申请号：CN201710012907.3

申请日：2017-01-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  潘冠廷 ,  王志豪 ,  梁英强 ,  卡洛斯·H·迪亚兹

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种方法包括形成延伸至半导体衬底内的隔离区并凹进隔离区。隔离区之间的半导体衬底的部分突出为高于隔离区以形成半导体鳍。形成伪栅电极以覆盖半导体鳍的中间部分，且半导体鳍的端部未被伪栅电极覆盖。伪栅电极包括伪栅电极下部和包括多晶硅的伪栅电极上部位于伪栅电极下部的上方。伪栅电极下部和伪栅电极上部由不同的材料形成。源极/漏极区在伪栅电极的相对两侧上形成。伪栅电极被替代栅电极替换。本发明实施例涉及两步伪栅极形成。

公开(公告)号：CN103928517B

公开(公告)日：2017-08-08

申请号：CN201310428910.5

申请日：2013-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  江国诚 ,  张广兴 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66818 ,  H01L21/30604 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了FinFET器件及其制造方法。该半导体器件包括衬底，该衬底具有隔离区域、栅极区域、被栅极区域分开的源极和漏极区域、位于栅极区域中的第一鳍结构。第一鳍结构包括作为该第一鳍结构的下部的第一半导体材料层、作为该第一鳍结构的中部的外面部分的半导体氧化物层、作为该第一鳍结构的中部的中心部分的第一半导体材料层和作为该第一鳍结构的上部的第二半导体材料层。半导体器件还包括位于两个邻近的隔离区域之间的源极/漏极区域中的衬底上方的源极/漏极部件以及位于栅极区域中的高k（HK）/金属栅极（MG）堆叠件，该HK/MG堆叠件覆盖在第一鳍结构的一部分的上方。

公开(公告)号：CN106816471A

公开(公告)日：2017-06-09

申请号：CN201610937203.2

申请日：2016-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  黄靖方 ,  卡罗司·迪亚兹 ,  王志豪 ,  谢文兴 ,  梁英强

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L29/42392 ,  H01L21/32053 ,  H01L21/845 ,  H01L29/0673 ,  H01L29/41791 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/785 ,  H01L29/7831 ,  H01L29/42356

Abstract: 一种多栅极元件，包含设置于基板上的源极/漏极特征。源极/漏极特征包含第一纳米线、设置于第一纳米线上的第二纳米线、设置于第一纳米线及第二纳米线上的包覆层以及自第一纳米线延伸至第二纳米线的间隔层。元件亦包含直接设置于源极/漏极特征上的导电特征，以使得导电特征实体接触包覆层及间隔层。

公开(公告)号：CN106711222A

公开(公告)日：2017-05-24

申请号：CN201610984178.3

申请日：2016-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  蔡庆威 ,  吴忠政 ,  王志豪 ,  谢文兴 ,  梁英强

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/785 ,  H01L27/0635 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/0684

Abstract: 本揭示案提供一种半导体结构。半导体结构包括具有第一区域及第二区域的基板；形成于基板上的第一区域内的第一鳍特征；及形成于基板上的第二区域内的第二鳍特征。第一鳍特征包括第一半导体材料的第一半导体特征形成于介电特征上，此介电特征是第二半导体材料的氧化物。第二鳍特征包括第一半导体材料的第二半导体特征形成于第二半导体材料的第三半导体特征上。

公开(公告)号：CN106549059A

公开(公告)日：2017-03-29

申请号：CN201510859690.0

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  蔡庆威 ,  王志豪 ,  梁英强

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开一种半导体结构及其制造方法。半导体结构包含形成于一基底之上的一鳍板结构，以及横跨鳍板结构的一栅极结构。半导体结构还包含形成于栅极结构的一侧壁的一下部部分上的一底部间隔物，以及形成于栅极结构的侧壁的一上部部分上的一上部间隔物。此外，上部间隔物包含形成于一介电材料中的一空气间隙。本发明提供的半导体结构及其形成方法，其半导体结构包含形成于基底之上的栅极结构。底部间隔物形成于栅极结构的侧壁的底部部分，以及上部间隔物形成于栅极结构的侧壁的上部部分。此外，上部间隔物包含形成于其中的空气间隙，因此上部间隔物可具有低介电常数，且可改善半导体结构的效能。

公开(公告)号：CN105225960A

公开(公告)日：2016-01-06

申请号：CN201410445852.1

申请日：2014-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  连万益 ,  朱熙甯 ,  杨凯杰 ,  蓝文廷

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/42392 ,  H01L21/31053 ,  H01L21/31144 ,  H01L21/823487 ,  H01L21/823885 ,  H01L29/0649 ,  H01L29/66666 ,  H01L29/7827

Abstract: 根据示例性实施例，本发明提供了形成垂直结构的方法。该方法包括以下操作：提供衬底；提供具有位于衬底上方的源极、沟道和漏极的垂直结构；通过氧化来缩小源极和沟道；在垂直结构的漏极上方形成金属层；以及对金属层进行退火以在垂直结构的漏极上方形成硅化物。本发明还提供了一种半导体器件。

公开(公告)号：CN104916620A

公开(公告)日：2015-09-16

申请号：CN201510108632.4

申请日：2015-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  林天禄 ,  连万益 ,  王志豪 ,  吴俊鹏

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L29/66545 ,  H01L21/0214 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/47573 ,  H01L21/76897 ,  H01L29/401 ,  H01L29/4958 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/78

Abstract: 本发明实施例提供了半导体布置及其形成方法。半导体布置包括与第一有源区域的基本平坦的第一顶面相接触的导电接触件，接触件位于均具有基本垂直的外表面的第一对准间隔件和第二对准间隔件之间并且与第一对准间隔件和第二对准间隔件相接触。相比于形成在不具有基本垂直的外表面的对准间隔件之间的接触件，形成在第一对准间隔件和第二对准间隔件之间的接触件具有更期望的接触形状。相比于不是基本平坦的有源区域，第一有源区域的基本平坦的表面表示第一有源区域的基本未损坏的结构。相比于损坏的第一有源区域，基本未损坏的第一有源区域具有与接触件的更大的接触面积和较低的接触电阻。