-
公开(公告)号：CN110620174A
公开(公告)日：2019-12-27
申请号：CN201910523220.5
申请日：2019-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L43/08 , H01L43/02 , H01L23/552 , G11C11/16
Abstract: 在一些实施例中，本申请提供了存储器器件。存储器器件包括芯片，芯片上包括磁性随机存取存储器(MRAM)单元。磁场屏蔽结构包括至少部分地围绕芯片的导电或磁性材料。磁场屏蔽结构包括横向围绕芯片的侧壁区、从侧壁区向上延伸的上部区以及从侧壁区向下延伸的下部区。上部区和/或下部区的至少一个终止于芯片上方的开口。
-
公开(公告)号：CN103928517B
公开(公告)日：2017-08-08
申请号：CN201310428910.5
申请日：2013-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/66818 , H01L21/30604 , H01L29/66545 , H01L29/66795 , H01L29/785
Abstract: 本发明提供了FinFET器件及其制造方法。该半导体器件包括衬底，该衬底具有隔离区域、栅极区域、被栅极区域分开的源极和漏极区域、位于栅极区域中的第一鳍结构。第一鳍结构包括作为该第一鳍结构的下部的第一半导体材料层、作为该第一鳍结构的中部的外面部分的半导体氧化物层、作为该第一鳍结构的中部的中心部分的第一半导体材料层和作为该第一鳍结构的上部的第二半导体材料层。半导体器件还包括位于两个邻近的隔离区域之间的源极/漏极区域中的衬底上方的源极/漏极部件以及位于栅极区域中的高k（HK）/金属栅极（MG）堆叠件，该HK/MG堆叠件覆盖在第一鳍结构的一部分的上方。
-
公开(公告)号：CN104299909A
公开(公告)日：2015-01-21
申请号：CN201310452511.2
申请日：2013-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7849 , H01L21/02104 , H01L21/76224 , H01L29/0649 , H01L29/66545 , H01L29/66795 , H01L29/78 , H01L29/7848 , H01L29/785
Abstract: 本发明提供了一种热调整半导体器件中的应力的方法，其包括：进行第一外延以在半导体衬底上生长硅锗层；进行第二外延以在硅锗层上生长硅层；以及进行第一氧化以氧化硅锗层，其中生成第一硅锗氧化区。执行应力释放操作以释放由第一硅锗氧化区引起的应力。在硅层的顶面和侧壁上形成栅极介电质。栅电极形成于栅极介电质上方。
-
公开(公告)号：CN103928517A
公开(公告)日：2014-07-16
申请号：CN201310428910.5
申请日：2013-09-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/66818 , H01L21/30604 , H01L29/66545 , H01L29/66795 , H01L29/785
Abstract: 本发明提供了FinFET器件及其制造方法。该半导体器件包括衬底，该衬底具有隔离区域、栅极区域、被栅极区域分开的源极和漏极区域、位于栅极区域中的第一鳍结构。第一鳍结构包括作为该第一鳍结构的下部的第一半导体材料层、作为该第一鳍结构的中部的外面部分的半导体氧化物层、作为该第一鳍结构的中部的中心部分的第一半导体材料层和作为该第一鳍结构的上部的第二半导体材料层。半导体器件还包括位于两个邻近的隔离区域之间的源极/漏极区域中的衬底上方的源极/漏极部件以及位于栅极区域中的高k（HK）/金属栅极（MG）堆叠件，该HK/MG堆叠件覆盖在第一鳍结构的一部分的上方。
-
公开(公告)号：CN102148214B
公开(公告)日：2013-03-13
申请号：CN201010199294.7
申请日：2010-06-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5072 , H01L23/5286 , H01L27/0207 , H01L27/11807 , H01L2924/0002 , H01L2924/00
Abstract: 半导体芯片包括一行单元，其中，每个单元包括VDD线和VSS线。单元的所有VDD线连接为单条VDD线，单元的所有VSS线连接为单条VSS线。该行单元中没有具有偶数条G0路径的双图案化完整迹线，或者该行单元中没有具有奇数条G0路径的双图案化完整迹线。此外，还公开了一种用于服从双图案化的标准单元设计的方法。
-
Patent Agency Ranking
公开(公告)号：CN101539962A
公开(公告)日：2009-09-23
申请号：CN200910126290.3
申请日：2009-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50 , H01L27/088 , H01L27/092
CPC classification number: G06F17/5068 , G03F1/36
Abstract: 本发明提供一种半导体装置及用以制造电路的掩模的形成方法，该方法包含提供一该电路的设计，其中该电路包含一装置；进行一第一逻辑运算来决定一第一区域来形成该装置的一第一元件；以及进行一第二逻辑运算来扩张该第一元件大于该第一区域而扩张至一第二区域。该第二区域的图案可用于形成该掩模。本发明实施例具有许多优异的特征。首先，当进行效能察知逻辑运算之后，可最佳化集成电路的效能结果。然而，欲达到此项效果，并不需要添加任何制造步骤及不需利用到额外的芯片区域。事实上，由于在本发明实施例中能够妥善利用芯片区域，能让芯片被设计的更小。
-
公开(公告)号：CN110620174B
公开(公告)日：2022-11-18
申请号：CN201910523220.5
申请日：2019-06-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L43/08 , H01L43/02 , H01L23/552 , G11C11/16
Abstract: 在一些实施例中，本申请提供了存储器器件。存储器器件包括芯片，芯片上包括磁性随机存取存储器(MRAM)单元。磁场屏蔽结构包括至少部分地围绕芯片的导电或磁性材料。磁场屏蔽结构包括横向围绕芯片的侧壁区、从侧壁区向上延伸的上部区以及从侧壁区向下延伸的下部区。上部区和/或下部区的至少一个终止于芯片上方的开口。
-
公开(公告)号：CN103928515B
公开(公告)日：2017-03-01
申请号：CN201310110975.5
申请日：2013-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66818 , H01L21/823431 , H01L21/845 , H01L27/0924 , H01L27/1207 , H01L27/1211 , H01L29/66545 , H01L29/66795 , H01L29/785
Abstract: 本发明提供了一种半导体器件。半导体器件包括衬底，衬底具有栅极区、被栅极区隔离开的源极和漏极(S/D)区及位于N-FET区中的栅极区中第一鳍结构。第一鳍结构由作为下部的第一半导体材料层、作为中部的半导体氧化物层和作为上部的第二半导体材料层形成。半导体器件还包括位于N-FET区中的S/D区中第二鳍结构。第二鳍结构由作为下部的第一半导体材料层、作为第一中部的半导体氧化物层、作为第二中部的位于第一中部旁的第一半导体材料层和作为上部的第二半导体材料层形成。本发明还提供了一种半导体器件的制造方法。
-
公开(公告)号：CN105810720A
公开(公告)日：2016-07-27
申请号：CN201510856836.6
申请日：2015-11-30
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/0665 , H01L29/1054
Abstract: 本发明是关于在垂直纳米导线晶体管中诱发局部应变。根据本发明一实施例的装置包含半导体衬底和所述半导体衬底上方的垂直纳米导线。所述垂直纳米导线包含底部源极/漏极区域、所述底部源极/漏极区域上方的沟道区域，以及所述沟道区域上方的顶部源极/漏极区域。顶部层间电介质ILD包围所述顶部源极/漏极区域。所述装置进一步包含包围所述底部源极/漏极区域的底部ILD、包围所述沟道区域的栅电极以及应变施加层，所述应变施加层具有在所述顶部ILD、所述底部ILD和所述栅电极的相对侧上的垂直部分，并且接触所述顶部ILD、所述底部ILD和所述栅电极的相对侧壁。
-
公开(公告)号：CN103715258A
公开(公告)日：2014-04-09
申请号：CN201310020026.8
申请日：2013-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/08 , H01L21/336
CPC classification number: H01L29/1054 , H01L29/66795 , H01L29/785
Abstract: 本发明提供半导体器件。该器件包括衬底，通过第一半导体材料形成的鳍结构，位于鳍的一部分上的栅极区，在衬底上且通过栅极区隔开的源极区和漏极区，以及在源极区和漏极区上的源极/漏极堆叠件。源极/漏极堆叠件的下部通过第二半导体材料形成并且接触栅极区中鳍的下部。源极/漏极堆叠件的上部通过第三半导体材料形成并且接触栅极区中鳍的上部。本发明还提供一种用于半导体器件的源极/漏极堆叠件压力源。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.032 seconds)
