公开(公告)号：CN105789302B

公开(公告)日：2019-10-25

申请号：CN201410829282.6

申请日：2014-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢明达 ,  大藤彻 ,  蔡庆威 ,  王志豪

IPC: H01L29/78 ,  H01L23/482 ,  H01L21/336 ,  H01L21/60

Abstract: 本发明提供了垂直全环栅(VGAA)。在实施例中，VGAA具有纳米线与第一接触焊盘和第二接触焊盘。使用栅电极来帮助限定纳米线内的沟道区。在其他实施例中使用了多个纳米线、多个底部接触件、多个顶部接触件、以及多个栅极接触件。本发明还提供了半导体器件和方法。

公开(公告)号：CN105206670B

公开(公告)日：2018-05-25

申请号：CN201510089654.0

申请日：2015-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 大藤彻 ,  吴俊鹏 ,  蔡庆威

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66666 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0676 ,  H01L29/1054 ,  H01L29/401 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/7842 ,  H01L29/7849

Abstract: 用于增强垂直全环栅器件中沟道性能的方法和结构，其提供了器件，该器件包括：源极区(140)；基本上垂直对齐于源极区的漏极区(190)；桥接在源极区和漏极区之间且限定基本上垂直的沟道方向的沟道结构(160)；以及垂直布置在源极区和漏极区之间且围绕沟道结构的栅极结构(170)。沟道结构包括彼此基本上并列垂直延伸的多个沟道(161)，每个沟道桥接源极区和漏极区，和插入每对相邻沟道之间且基本上沿着垂直沟道方向延伸的至少一个应力源(240)；应力源影响相邻沟道上的侧向应变，从而在垂直沟道方向上使沟道发生应变。本发明还涉及用于使垂直全环栅器件中的载流子沟道应变的方法和结构。

公开(公告)号：CN105280705B

公开(公告)日：2018-06-15

申请号：CN201510124259.1

申请日：2015-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊鹏 ,  大藤彻 ,  蔡庆威 ,  王志豪 ,  刘继文 ,  汤皓玲 ,  何炯煦 ,  佘绍煌 ,  谢文兴

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0684 ,  B82Y10/00 ,  H01L21/30604 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/456 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明涉及一种半导体器件，包括衬底、第一源极/漏极(S/D)、第二S/D和半导体板单元。衬底在基本水平方向上延伸。第一S/D形成于衬底上。第二S/D设置在第一S/D之上。半导体板单元在基本垂直方向上延伸并且使第一S/D与第二S/D互连。本发明也公开了一种用于制造半导体器件的方法。本发明还涉及包括使源极和漏极互连的半导体板单元的半导体器件。本发明提供了一种半导体器件，包括衬底、第一源极/漏极(S/D)区域、第二S/D区域、以及半导体板。第一S/D区域设置在衬底上。第二S/D区域设置在第一S/D区域之上。半导体板将第一S/D区域与第二S/D区域互连并包括多个弯转。也公开了一种用于制造该半导体器件的方法。

公开(公告)号：CN105206670A

公开(公告)日：2015-12-30

申请号：CN201510089654.0

申请日：2015-02-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 大藤彻 ,  吴俊鹏 ,  蔡庆威

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66666 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0676 ,  H01L29/1054 ,  H01L29/401 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/7842 ,  H01L29/7849

Abstract: 用于增强垂直全环栅器件中沟道性能的方法和结构，其提供了器件，该器件包括：源极区(140)；基本上垂直对齐于源极区的漏极区(190)；桥接在源极区和漏极区之间且限定基本上垂直的沟道方向的沟道结构(160)；以及垂直布置在源极区和漏极区之间且围绕沟道结构的栅极结构(170)。沟道结构包括彼此基本上并列垂直延伸的多个沟道(161)，每个沟道桥接源极区和漏极区，和插入每对相邻沟道之间且基本上沿着垂直沟道方向延伸的至少一个应力源(240)；应力源影响相邻沟道上的侧向应变，从而在垂直沟道方向上使沟道发生应变。本发明还涉及用于使垂直全环栅器件中的载流子沟道应变的方法和结构。

公开(公告)号：CN110718588B

公开(公告)日：2023-12-26

申请号：CN201811318133.8

申请日：2018-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 大藤彻 ,  蔡庆威 ,  黄俊嘉 ,  程冠伦 ,  徐继兴

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/10

Abstract: 本发明描述了一种用于形成具有可调整性能的全环栅纳米片FET的方法。该方法包括在衬底上设置具有不同宽度的第一垂直结构和第二垂直结构，其中，第一垂直结构和第二垂直结构的顶部包括具有交替的第一纳米片层和第二纳米片层的多层纳米片堆叠件。该方法还包括在第一垂直结构和第二垂直结构的顶部上方设置牺牲栅极结构；在第一垂直结构和第二垂直结构上方沉积隔离层，从而使得隔离层围绕牺牲栅极结构的侧壁；蚀刻牺牲栅极结构以从第一垂直结构和第二垂直结构暴露每个多层纳米片堆叠件；从每个暴露的多层纳米片堆叠件去除第二纳米片层以形成悬置的第一纳米片层；形成金属栅极结构以围绕悬置的第一纳米片层。本发明实施例涉及高性能MOSFET。

公开(公告)号：CN110718588A

公开(公告)日：2020-01-21

申请号：CN201811318133.8

申请日：2018-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 大藤彻 ,  蔡庆威 ,  黄俊嘉 ,  程冠伦 ,  徐继兴

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/10

Abstract: 本发明描述了一种用于形成具有可调整性能的全环栅纳米片FET的方法。该方法包括在衬底上设置具有不同宽度的第一垂直结构和第二垂直结构，其中，第一垂直结构和第二垂直结构的顶部包括具有交替的第一纳米片层和第二纳米片层的多层纳米片堆叠件。该方法还包括在第一垂直结构和第二垂直结构的顶部上方设置牺牲栅极结构；在第一垂直结构和第二垂直结构上方沉积隔离层，从而使得隔离层围绕牺牲栅极结构的侧壁；蚀刻牺牲栅极结构以从第一垂直结构和第二垂直结构暴露每个多层纳米片堆叠件；从每个暴露的多层纳米片堆叠件去除第二纳米片层以形成悬置的第一纳米片层；形成金属栅极结构以围绕悬置的第一纳米片层。本发明实施例涉及高性能MOSFET。

公开(公告)号：CN105789302A

公开(公告)日：2016-07-20

申请号：CN201410829282.6

申请日：2014-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢明达 ,  大藤彻 ,  蔡庆威 ,  王志豪

IPC: H01L29/78 ,  H01L23/482 ,  H01L21/336 ,  H01L21/60

Abstract: 本发明提供了垂直全环栅(VGAA)。在实施例中，VGAA具有纳米线与第一接触焊盘和第二接触焊盘。使用栅电极来帮助限定纳米线内的沟道区。在其他实施例中使用了多个纳米线、多个底部接触件、多个顶部接触件、以及多个栅极接触件。本发明还提供了半导体器件和方法。

公开(公告)号：CN105280705A

公开(公告)日：2016-01-27

申请号：CN201510124259.1

申请日：2015-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊鹏 ,  大藤彻 ,  蔡庆威 ,  王志豪 ,  刘继文 ,  汤皓玲 ,  何炯煦 ,  佘绍煌 ,  谢文兴

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0684 ,  B82Y10/00 ,  H01L21/30604 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/456 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78 ,  H01L29/0603

Abstract: 本发明涉及一种半导体器件，包括衬底、第一源极/漏极(S/D)、第二S/D和半导体板单元。衬底在基本水平方向上延伸。第一S/D形成于衬底上。第二S/D设置在第一S/D之上。半导体板单元在基本垂直方向上延伸并且使第一S/D与第二S/D互连。本发明也公开了一种用于制造半导体器件的方法。本发明还涉及包括使源极和漏极互连的半导体板单元的半导体器件。本发明提供了一种半导体器件，包括衬底、第一源极/漏极(S/D)区域、第二S/D区域、以及半导体板。第一S/D区域设置在衬底上。第二S/D区域设置在第一S/D区域之上。半导体板将第一S/D区域与第二S/D区域互连并包括多个弯转。也公开了一种用于制造该半导体器件的方法。