公开(公告)号：CN105280705B

公开(公告)日：2018-06-15

申请号：CN201510124259.1

申请日：2015-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊鹏 ,  大藤彻 ,  蔡庆威 ,  王志豪 ,  刘继文 ,  汤皓玲 ,  何炯煦 ,  佘绍煌 ,  谢文兴

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0684 ,  B82Y10/00 ,  H01L21/30604 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/456 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明涉及一种半导体器件，包括衬底、第一源极/漏极(S/D)、第二S/D和半导体板单元。衬底在基本水平方向上延伸。第一S/D形成于衬底上。第二S/D设置在第一S/D之上。半导体板单元在基本垂直方向上延伸并且使第一S/D与第二S/D互连。本发明也公开了一种用于制造半导体器件的方法。本发明还涉及包括使源极和漏极互连的半导体板单元的半导体器件。本发明提供了一种半导体器件，包括衬底、第一源极/漏极(S/D)区域、第二S/D区域、以及半导体板。第一S/D区域设置在衬底上。第二S/D区域设置在第一S/D区域之上。半导体板将第一S/D区域与第二S/D区域互连并包括多个弯转。也公开了一种用于制造该半导体器件的方法。

公开(公告)号：CN105280705A

公开(公告)日：2016-01-27

申请号：CN201510124259.1

申请日：2015-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊鹏 ,  大藤彻 ,  蔡庆威 ,  王志豪 ,  刘继文 ,  汤皓玲 ,  何炯煦 ,  佘绍煌 ,  谢文兴

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0684 ,  B82Y10/00 ,  H01L21/30604 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/456 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78 ,  H01L29/0603

Abstract: 本发明涉及一种半导体器件，包括衬底、第一源极/漏极(S/D)、第二S/D和半导体板单元。衬底在基本水平方向上延伸。第一S/D形成于衬底上。第二S/D设置在第一S/D之上。半导体板单元在基本垂直方向上延伸并且使第一S/D与第二S/D互连。本发明也公开了一种用于制造半导体器件的方法。本发明还涉及包括使源极和漏极互连的半导体板单元的半导体器件。本发明提供了一种半导体器件，包括衬底、第一源极/漏极(S/D)区域、第二S/D区域、以及半导体板。第一S/D区域设置在衬底上。第二S/D区域设置在第一S/D区域之上。半导体板将第一S/D区域与第二S/D区域互连并包括多个弯转。也公开了一种用于制造该半导体器件的方法。