公开(公告)号：CN105810681B

公开(公告)日：2019-01-11

申请号：CN201610018400.4

申请日：2016-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭大鵬 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  让-皮埃尔·科林格

IPC: H01L27/092 ,  H01L27/12 ,  H01L29/423 ,  H01L29/08

Abstract: 本发明描述了堆叠器件和通过堆叠器件形成的电路。根据一些实施例，半导体柱从衬底垂直延伸。第一源极/漏极区域在半导体柱中。第一栅电极层横向环绕半导体柱并且垂直位于第一源极/漏极区域上方。第一栅极介电层夹置在第一栅电极层和半导体柱之间。第二源极/漏极区域在半导体柱中并且垂直位于第一栅电极层上方。第二源极/漏极区域连接至电源节点。第二栅电极层横向环绕半导体柱并且垂直位于第二源极/漏极区域上方。第二栅极介电层夹置在第二栅电极层和半导体柱之间。第三源极/漏极区域在半导体柱中并且垂直位于第二栅电极层上方。

公开(公告)号：CN104733453A

公开(公告)日：2015-06-24

申请号：CN201410369169.4

申请日：2014-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  郭大鵬 ,  卡洛斯·H.·迪亚兹

IPC: H01L27/02 ,  H02H9/04

CPC classification number: H01L27/0266 ,  H01L23/60 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种用于保护电路免受静电放电(ESD)电压影响的系统。输入端子接收输入信号。ESD保护电路从输入端子接收输入信号。ESD保护电路包括一个或多个垂直纳米线场效应晶体管(FET)。一个或多个垂直纳米线FET的每个都包括具有第一导电类型的阱。一个或多个垂直纳米线FET的每个也包括纳米线，该纳米线具有i)位于纳米线的第一端处的源极区和ii)位于与第一端相对的纳米线的第二端处的漏极区。源极区还包括形成在阱中的部分，其中，源极区和漏极区具有第二导电类型。栅极区围绕纳米线的一部分，并且与漏极区分隔开一段距离。

公开(公告)号：CN104733453B

公开(公告)日：2017-10-27

申请号：CN201410369169.4

申请日：2014-07-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 让-皮埃尔·科林格 ,  郭大鵬 ,  卡洛斯·H.·迪亚兹

IPC: H01L27/02 ,  H02H9/04

CPC classification number: H01L27/0266 ,  H01L23/60 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种用于保护电路免受静电放电(ESD)电压影响的系统。输入端子接收输入信号。ESD保护电路从输入端子接收输入信号。ESD保护电路包括一个或多个垂直纳米线场效应晶体管(FET)。一个或多个垂直纳米线FET的每个都包括具有第一导电类型的阱。一个或多个垂直纳米线FET的每个也包括纳米线，该纳米线具有i)位于纳米线的第一端处的源极区和ii)位于与第一端相对的纳米线的第二端处的漏极区。源极区还包括形成在阱中的部分，其中，源极区和漏极区具有第二导电类型。栅极区围绕纳米线的一部分，并且与漏极区分隔开一段距离。

公开(公告)号：CN105810681A

公开(公告)日：2016-07-27

申请号：CN201610018400.4

申请日：2016-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭大鵬 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  让-皮埃尔·科林格

IPC: H01L27/092 ,  H01L27/12 ,  H01L29/423 ,  H01L29/08

CPC classification number: H01L21/8221 ,  H01L21/823425 ,  H01L21/823487 ,  H01L21/823885 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0688 ,  H01L27/088 ,  H01L27/092 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/4238 ,  H01L29/6653 ,  H01L29/66666 ,  H01L29/7827 ,  H01L27/1203 ,  H01L29/42356

Abstract: 本发明描述了堆叠器件和通过堆叠器件形成的电路。根据一些实施例，半导体柱从衬底垂直延伸。第一源极/漏极区域在半导体柱中。第一栅电极层横向环绕半导体柱并且垂直位于第一源极/漏极区域上方。第一栅极介电层夹置在第一栅电极层和半导体柱之间。第二源极/漏极区域在半导体柱中并且垂直位于第一栅电极层上方。第二源极/漏极区域连接至电源节点。第二栅电极层横向环绕半导体柱并且垂直位于第二源极/漏极区域上方。第二栅极介电层夹置在第二栅电极层和半导体柱之间。第三源极/漏极区域在半导体柱中并且垂直位于第二栅电极层上方。