公开(公告)号：CN108962993B

公开(公告)日：2021-09-24

申请号：CN201710790536.1

申请日：2017-09-05

Applicant: 株式会社东芝

Inventor： 藤农佑树 ,  横山升 ,  奥村秀树

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供半导体装置及其制造方法。实施方式所涉及的半导体装置的制造方法具备：在半导体基板上形成第1导电型的半导体层的工序；在上述半导体基板以及上述半导体层上形成沟槽的工序；在上述沟槽的内壁面上以及底面上形成第2导电型的半导体膜的工序；在上述半导体膜的侧面上以及底面上形成含有硅氧化物的第1绝缘膜的工序；在上述第1绝缘膜的侧面上以及底面上形成含有硅氮化物的第2绝缘膜的工序；以及在上述第2绝缘膜的侧面上以及底面上形成含有硅氧化物的第3绝缘膜的工序。

公开(公告)号：CN1237604C

公开(公告)日：2006-01-18

申请号：CN03122458.X

申请日：2003-04-28

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  小林仁 ,  土谷政信 ,  大泽明彦 ,  相田聪 ,  上月繁雄 ,  泉沢优

IPC: H01L21/762 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L21/76224 ,  H01L21/316 ,  H01L21/31695 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/7802

Abstract: 本发明提供一种半导体器件，包括具有槽的半导体衬底；埋入槽的下部而且含有绝缘粒子的粒状绝缘层；以及被覆粒状绝缘层上面的软溶性电介质层，绝缘粒子在软溶性电介质层的熔点或软化点是稳定的。

公开(公告)号：CN109786459A

公开(公告)日：2019-05-21

申请号：CN201810170456.0

申请日：2018-03-01

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 奥村秀树

IPC: H01L29/78 ,  H01L29/06

Abstract: 实施方式提供低成本且通态电阻小的半导体装置。实施方式的半导体装置具备第1导电型的漏极区域；第1导电型的第1半导体区域，设置于上述漏极区域之上；MOSFET，形成于上述第1半导体区域的上部；源极电极，形成为覆盖上述MOSFET；电连接部，是形成于上述第1半导体区域的两侧的一对电连接部，以与上述第1半导体区域电绝缘的状态将上述漏极区域与上述源极电极之间电连接。

公开(公告)号：CN108962993A

公开(公告)日：2018-12-07

申请号：CN201710790536.1

申请日：2017-09-05

Applicant: 株式会社东芝

Inventor： 藤农佑树 ,  横山升 ,  奥村秀树

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/76224 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/4236 ,  H01L29/4991 ,  H01L29/515 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/66484 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供半导体装置及其制造方法。实施方式所涉及的半导体装置的制造方法具备：在半导体基板上形成第1导电型的半导体层的工序；在上述半导体基板以及上述半导体层上形成沟槽的工序；在上述沟槽的内壁面上以及底面上形成第2导电型的半导体膜的工序；在上述半导体膜的侧面上以及底面上形成含有硅氧化物的第1绝缘膜的工序；在上述第1绝缘膜的侧面上以及底面上形成含有硅氮化物的第2绝缘膜的工序；以及在上述第2绝缘膜的侧面上以及底面上形成含有硅氧化物的第3绝缘膜的工序。

公开(公告)号：CN104934467A

公开(公告)日：2015-09-23

申请号：CN201410400080.X

申请日：2014-08-14

Applicant: 株式会社东芝

Inventor： 西口俊史 ,  奥村秀树

IPC: H01L29/417 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238

Abstract: 本发明的半导体装置，具备：第1电位的第1电极和第2电极，在第1方向上延伸；第2电位的第3电极和第4电极，在第1方向上延伸，第3电极和第4电极以夹持第1电极的方式设置，第2电位与第1电位不同；以及第1电位的第5电极和第6电极，在第1方向上延伸，第5电极和第6电极以夹持第2电极的方式设置。半导体装置还具备：半导体层，设置在第3电极和第4电极的某一个与第5电极和第6电极的某一个之间；以及第1电位的第1布线，设置在第2电极、第5电极、第6电极、以及半导体层上。

公开(公告)号：CN104425405A

公开(公告)日：2015-03-18

申请号：CN201410069639.5

申请日：2014-02-28

Applicant: 株式会社东芝

Inventor： 田村幸治 ,  佐藤信幸 ,  新谷修央 ,  小泽慎也 ,  松冈长 ,  奥村秀树

IPC: H01L23/367 ,  H01L23/488 ,  H01L21/48

CPC classification number: H01L21/565 ,  H01L21/561 ,  H01L23/3107 ,  H01L23/4334 ,  H01L24/35 ,  H01L24/37 ,  H01L24/40 ,  H01L24/77 ,  H01L2224/371 ,  H01L2224/40245 ,  H01L2224/83801 ,  H01L2224/84801 ,  H01L2924/181 ,  Y10T29/53174 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 根据一个实施方式，提供一种散热连接体，搭载于半导体芯片上并且与所述半导体芯片以及引线框一起被模树脂密封，具有：散热部，具有块形状，并且从所述模树脂露出其上表面；以及连接部，从所述散热部的第1侧面延伸，并且将在所述半导体芯片上设置的电极和所述引线框电连接。进而，所述散热部以及所述连接部通过同一金属板一体地构成。

公开(公告)号：CN103295907A

公开(公告)日：2013-09-11

申请号：CN201210310956.2

申请日：2012-08-28

Applicant: 株式会社东芝

Inventor： 武舍裕太 ,  酒井隆行 ,  奥村秀树 ,  河野孝弘

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7827 ,  H01L21/2257 ,  H01L29/0856 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

Abstract: 实施方式提供一种具备通过自对准而形成的沟槽栅构造的半导体装置及其制造方法。实施方式的半导体装置的制造方法具备：在并排设置于半导体层的多个沟槽的内面形成第一绝缘膜的工序；隔着所述第一绝缘膜形成控制电极的工序；以及形成设置在所述控制电极之上的第二绝缘膜的工序，该第二绝缘膜的上表面处于比沿着所述沟槽的壁面延伸的所述第一绝缘膜的上端靠下的位置。还具备将所述半导体层蚀刻到所述控制电极的所述上端的附近的深度的工序；以及形成第一半导体区域的工序。而且具备：形成导电膜，并在所述第一半导体区域的上部形成第二半导体区域的工序；以及回蚀所述导电层并形成接触孔的工序。

公开(公告)号：CN103000529A

公开(公告)日：2013-03-27

申请号：CN201210071069.4

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  三沢宽人 ,  河野孝弘

IPC: H01L21/336 ,  H01L29/41

CPC classification number: H01L29/7813 ,  H01L21/2257 ,  H01L29/086 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734

Abstract: 一种半导体装置的制造方法，具备：在第1导电型的半导体基板的上表面形成多个沟槽的工序；在上述沟槽的内面上形成栅绝缘膜的工序；在上述沟槽内的下部埋入栅电极的工序；在上述沟槽内的上部埋入绝缘部件的工序；将上述半导体基板的上层部除去从而使上述绝缘部件从上述半导体基板的上表面突出的工序；以覆盖突出的上述绝缘部件的方式形成掩模膜的工序；将在上述掩模膜的在上述绝缘部件的侧面上形成的部分作为掩模而向上述半导体基板注入杂质从而形成第2导电型的载流子排出层的工序。

公开(公告)号：CN1812129A

公开(公告)日：2006-08-02

申请号：CN200510135767.6

申请日：2005-12-28

Applicant: 株式会社东芝

Inventor： 上月繁雄 ,  奥村秀树 ,  斎藤涉 ,  泉沢优 ,  盐见正彦 ,  小林仁 ,  都鹿野健一 ,  柳泽晓 ,  吉冈裕典 ,  木村学

IPC: H01L29/78 ,  H01L29/02 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8232

CPC classification number: H01L29/7802 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/66712 ,  H01L29/7811

Abstract: 提供一种半导体器件及其制造方法。该半导体器件的结构是，在成为多个MOSFET单元的公用漏极的第一导电型半导体衬底上，形成具有比该半导体衬底低的杂质浓度的中间半导体层。在此中间半导体层上，形成由具有比中间半导体层低的杂质浓度的第一导电型半导体区域构成的基柱区域。

公开(公告)号：CN1455446A

公开(公告)日：2003-11-12

申请号：CN03122458.X

申请日：2003-04-28

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  小林仁 ,  土谷政信 ,  大泽明彦 ,  相田聪 ,  上月繁雄 ,  泉沢优

IPC: H01L21/762 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L21/76224 ,  H01L21/316 ,  H01L21/31695 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/7802

Abstract: 本发明提供一种半导体器件，包括具有槽的半导体衬底；埋入槽的下部而且含有绝缘粒子的粒状绝缘层；以及被覆粒状绝缘层上面的软溶性电介质层，绝缘粒子在软溶性电介质层的熔点或软化点是稳定的。