公开(公告)号：CN104779289A

公开(公告)日：2015-07-15

申请号：CN201410304861.9

申请日：2014-06-30

Applicant: 株式会社东芝

Inventor： 小野昇太郎 ,  泉沢优 ,  浦秀幸 ,  山下浩明

IPC: H01L29/78 ,  H01L29/36 ,  H01L29/06

CPC classification number: H01L29/407 ,  H01L29/0634 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/7813

Abstract: 本发明提供一种能够降低ON电阻的半导体装置。实施方式的半导体装置具备：第1导电类型的第1半导体层，设置于漏电极与源电极之间；第2半导体层，设置于第1半导体层与源电极之间，其第1导电类型的杂质浓度高于第1半导体层；多个第2导电类型的第3半导体层，其漏电极侧的端部处于第1半导体层，与第1半导体层以及第2半导体层相接地被设置；第2导电类型的第4半导体层，设置于第2半导体层与源电极之间；第1导电类型的第5半导体层，设置于第4半导体层与源电极之间；场板电极，在与第2半导体层之间，隔着第1绝缘膜被设置；以及栅电极，在与第4半导体层之间，隔着膜厚比第1绝缘膜薄的第2绝缘膜被设置。

公开(公告)号：CN1237604C

公开(公告)日：2006-01-18

申请号：CN03122458.X

申请日：2003-04-28

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  小林仁 ,  土谷政信 ,  大泽明彦 ,  相田聪 ,  上月繁雄 ,  泉沢优

IPC: H01L21/762 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L21/76224 ,  H01L21/316 ,  H01L21/31695 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/7802

Abstract: 本发明提供一种半导体器件，包括具有槽的半导体衬底；埋入槽的下部而且含有绝缘粒子的粒状绝缘层；以及被覆粒状绝缘层上面的软溶性电介质层，绝缘粒子在软溶性电介质层的熔点或软化点是稳定的。

公开(公告)号：CN103515438A

公开(公告)日：2014-01-15

申请号：CN201210461390.3

申请日：2012-11-16

Applicant: 株式会社东芝

Inventor： 小野昇太郎 ,  泉沢优 ,  大田浩史 ,  山下浩明

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L23/552 ,  H01L23/58 ,  H01L23/60 ,  H01L29/0634 ,  H01L29/0684 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/405 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种提高可靠性的半导体装置。半导体装置具备：第1半导体区域；第2半导体区域；设置于第2半导体区域，在相对第1半导体区域和第2半导体区域的叠层方向大致正交的第1方向并排设置的多个第3半导体区域；设置在元件区域的多个第3半导体区域上的第4半导体区域；设置在第4半导体区域上的第5半导体区域；隔着第1绝缘膜与第2半导体区域、第4半导体区域及第5半导体区域相接的第1电极；与第4半导体区域及第5半导体区域电连接的第2电极；与第1半导体区域电连接的第3电极；在接合终端区域的多个第3半导体区域及第2半导体区域上并排设置在第1方向的多个第4电极；与第3电极电连接，设置在多个第4电极的至少1个上的第5电极。

公开(公告)号：CN104282755A

公开(公告)日：2015-01-14

申请号：CN201310606199.8

申请日：2013-11-25

Applicant: 株式会社东芝

Inventor： 浦秀幸 ,  山下浩明 ,  小野昇太郎 ,  泉沢优

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0634 ,  H01L29/0878 ,  H01L29/66704 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/4236 ,  H01L29/66712

Abstract: 提供一种半导体器件，能够变更导通电阻和对恢复电流的耐性。实施方式的半导体器件具有：第1电极；与第1电极对置的第2电极；第1半导体层，具有在与从第1电极朝着第2电极的第1方向交叉的第2方向上交互排列了第1导电类型的第1半导体区和第2导电类型的第2半导体区的结构，设置在第1电极上；第2导电类型的第2半导体层，设置在第1半导体层上，与第2半导体区相接；第1导电类型的第3半导体层，在第1区域中，设置在第2半导体层上，与第2电极连接；以及第3电极，在第1区域中，隔着绝缘膜与第2半导体层相接。在第1区域中，第1半导体区包含：位于第1电极侧且含有氢的第1部分和被第1部分和第2半导体层夹着且具有比第1部分低的杂质浓度的第2部分。

公开(公告)号：CN103489864A

公开(公告)日：2014-01-01

申请号：CN201210436214.4

申请日：2012-11-05

Applicant: 株式会社东芝

Inventor： 山下浩明 ,  泉沢优 ,  小野升太郎 ,  大田浩史

IPC: H01L27/088 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/0856 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802

Abstract: 本发明提供开关动作时的电流的时间变化小的功率用半导体装置。实施方式所涉及的功率用半导体装置具备：第一导电型的第一半导体层；第二导电型的第二半导体层，设置在上述第一半导体层之上；第一导电型的第三半导体层，设置在上述第二半导体层之上；栅电极；以及栅绝缘膜，设置在上述栅电极与上述第一半导体层、上述第二半导体层、上述第三半导体层之间。通过上述第一半导体层、上述第二半导体层、上述第三半导体层、上述栅电极以及上述栅绝缘膜，形成场效应型晶体管，第一区域中的上述晶体管的阈值比第二区域中的上述晶体管的阈值高。

公开(公告)号：CN103515438B

公开(公告)日：2016-05-11

申请号：CN201210461390.3

申请日：2012-11-16

Applicant: 株式会社东芝

Inventor： 小野昇太郎 ,  泉沢优 ,  大田浩史 ,  山下浩明

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L23/552 ,  H01L23/58 ,  H01L23/60 ,  H01L29/0634 ,  H01L29/0684 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/405 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种提高可靠性的半导体装置。半导体装置具备：第1半导体区域；第2半导体区域；设置于第2半导体区域，在相对第1半导体区域和第2半导体区域的叠层方向大致正交的第1方向并排设置的多个第3半导体区域；设置在元件区域的多个第3半导体区域上的第4半导体区域；设置在第4半导体区域上的第5半导体区域；隔着第1绝缘膜与第2半导体区域、第4半导体区域及第5半导体区域相接的第1电极；与第4半导体区域及第5半导体区域电连接的第2电极；与第1半导体区域电连接的第3电极；在接合终端区域的多个第3半导体区域及第2半导体区域上并排设置在第1方向的多个第4电极；与第3电极电连接，设置在多个第4电极的至少1个上的第5电极。

公开(公告)号：CN1812129A

公开(公告)日：2006-08-02

申请号：CN200510135767.6

申请日：2005-12-28

Applicant: 株式会社东芝

Inventor： 上月繁雄 ,  奥村秀树 ,  斎藤涉 ,  泉沢优 ,  盐见正彦 ,  小林仁 ,  都鹿野健一 ,  柳泽晓 ,  吉冈裕典 ,  木村学

IPC: H01L29/78 ,  H01L29/02 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8232

CPC classification number: H01L29/7802 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/66712 ,  H01L29/7811

Abstract: 提供一种半导体器件及其制造方法。该半导体器件的结构是，在成为多个MOSFET单元的公用漏极的第一导电型半导体衬底上，形成具有比该半导体衬底低的杂质浓度的中间半导体层。在此中间半导体层上，形成由具有比中间半导体层低的杂质浓度的第一导电型半导体区域构成的基柱区域。

公开(公告)号：CN1455446A

公开(公告)日：2003-11-12

申请号：CN03122458.X

申请日：2003-04-28

Applicant: 株式会社东芝

Inventor： 奥村秀树 ,  小林仁 ,  土谷政信 ,  大泽明彦 ,  相田聪 ,  上月繁雄 ,  泉沢优

IPC: H01L21/762 ,  H01L21/31 ,  H01L29/78

CPC classification number: H01L21/76224 ,  H01L21/316 ,  H01L21/31695 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/7802

Abstract: 本发明提供一种半导体器件，包括具有槽的半导体衬底；埋入槽的下部而且含有绝缘粒子的粒状绝缘层；以及被覆粒状绝缘层上面的软溶性电介质层，绝缘粒子在软溶性电介质层的熔点或软化点是稳定的。