公开(公告)号：CN108962993A

公开(公告)日：2018-12-07

申请号：CN201710790536.1

申请日：2017-09-05

Applicant: 株式会社东芝

Inventor： 藤农佑树 ,  横山升 ,  奥村秀树

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/76224 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/4236 ,  H01L29/4991 ,  H01L29/515 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/66484 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/7831

Abstract: 本发明提供半导体装置及其制造方法。实施方式所涉及的半导体装置的制造方法具备：在半导体基板上形成第1导电型的半导体层的工序；在上述半导体基板以及上述半导体层上形成沟槽的工序；在上述沟槽的内壁面上以及底面上形成第2导电型的半导体膜的工序；在上述半导体膜的侧面上以及底面上形成含有硅氧化物的第1绝缘膜的工序；在上述第1绝缘膜的侧面上以及底面上形成含有硅氮化物的第2绝缘膜的工序；以及在上述第2绝缘膜的侧面上以及底面上形成含有硅氧化物的第3绝缘膜的工序。

公开(公告)号：CN105938852A

公开(公告)日：2016-09-14

申请号：CN201510553512.5

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 佐藤慎哉 ,  佐久间智教 ,  横山升 ,  松田志津江

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/045 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/2257 ,  H01L21/283 ,  H01L21/30604 ,  H01L21/3083 ,  H01L21/31 ,  H01L21/31111 ,  H01L21/324 ,  H01L21/3247 ,  H01L29/0634 ,  H01L29/0684 ,  H01L29/66477 ,  H01L29/78

Abstract: 本发明的实施方式提供一种能够提高成品率的半导体装置及半导体装置的制造方法。实施方式的半导体装置具有第1导电型的多个第1半导体区域、第2导电型的多个第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域、栅极电极及栅极绝缘层。第1半导体区域沿第1方向延伸。第1半导体区域在与第1方向交叉的第2方向上设置有多个。第2半导体区域沿第1方向延伸。第1半导体区域与第2半导体区域在第2方向上交替地设置。至少一个第2半导体区域具有空隙。构成空隙的面中的至少一个面的面方位为(100)。栅极绝缘层设置于第3半导体区域与栅极电极之间。

公开(公告)号：CN108962993B

公开(公告)日：2021-09-24

申请号：CN201710790536.1

申请日：2017-09-05

Applicant: 株式会社东芝

Inventor： 藤农佑树 ,  横山升 ,  奥村秀树

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供半导体装置及其制造方法。实施方式所涉及的半导体装置的制造方法具备：在半导体基板上形成第1导电型的半导体层的工序；在上述半导体基板以及上述半导体层上形成沟槽的工序；在上述沟槽的内壁面上以及底面上形成第2导电型的半导体膜的工序；在上述半导体膜的侧面上以及底面上形成含有硅氧化物的第1绝缘膜的工序；在上述第1绝缘膜的侧面上以及底面上形成含有硅氮化物的第2绝缘膜的工序；以及在上述第2绝缘膜的侧面上以及底面上形成含有硅氧化物的第3绝缘膜的工序。

公开(公告)号：CN106486379A

公开(公告)日：2017-03-08

申请号：CN201610090999.2

申请日：2016-02-18

Applicant: 株式会社东芝

Inventor： 佐久间智教 ,  佐藤慎哉 ,  横山升 ,  岛田视宏

IPC: H01L21/336 ,  H01L21/265 ,  H01L29/06

CPC classification number: H01L29/0634 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/3065 ,  H01L29/167 ,  H01L29/4236 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/66477 ,  H01L21/265 ,  H01L29/06

Abstract: 本发明的实施方式的半导体装置的制造方法具有：形成第1开口的步骤；离子注入第2导电型的杂质的步骤；及形成第2导电型的第3半导体层的步骤。在形成所述第1开口的步骤中，在设置在第1导电型的第1半导体层之上的第1导电型的第2半导体层形成第1开口，该第1开口沿第2方向延伸，且在第3方向上，上部的尺寸比下部的尺寸长。在所述离子注入的步骤中，对所述第1开口的所述下部的侧面离子注入第2导电型的杂质。在形成所述第3半导体层的步骤中，在所述第1开口的内部形成所述第3半导体层。