公开(公告)号：CN107615493B

公开(公告)日：2021-08-13

申请号：CN201680031278.2

申请日：2016-04-07

Applicant: 德克萨斯仪器股份有限公司

Inventor： R·塞尔瓦拉 ,  A·S·克马斯 ,  B·L·威廉姆斯 ,  T·D·博尼费尔德 ,  J·K·艾瑞诗

IPC: H01L29/94

Abstract: 对于集成电路，描述的示例包括绝缘体结构(20)，该绝缘体结构(20)具有平行的导电元件(28a/28b)，该平行的导电元件(28a/28b)形成电容器或电感变压器，该电容器或电感变压器在半导体结构的上方，该半导体结构包括形成于第二导电类型的槽区(31t)内的第一导电类型的阱区(32w)。槽区由第一导电类型的掺杂区(32c，34)和掩埋掺杂层(36)包围，形成与衬底串联的二极管。串联二极管的结电容具有减少绝缘体处的寄生电容的效果。

公开(公告)号：CN114695342A

公开(公告)日：2022-07-01

申请号：CN202111607245.7

申请日：2021-12-27

Applicant: 德克萨斯仪器股份有限公司

Inventor： S·桑卡兰 ,  B·克雷默 ,  T·D·博尼费尔德

IPC: H01L27/02 ,  H01L23/64

Abstract: 本发明公开了一种集成电路(200)，其包括衬底(202)、耦接到所述衬底(202)的参考触点(204)、所述衬底(202)上方的电容器(210)和衬底元件(218)。所述电容器(210)包括具有相关联寄生电容(CP)的第一导电元件(214)以及与所述第一导电元件电隔离的第二导电元件(212)。所述衬底元件(218)通过所述寄生电容耦接到所述第一导电元件(214)并耦接到所述参考触点(204)。所述衬底元件(218)包括在所述衬底(202)中并与所述第一导电元件(214)和所述参考触点(204)对准的导电掺杂区。

公开(公告)号：CN113678252A

公开(公告)日：2021-11-19

申请号：CN202080024842.4

申请日：2020-03-30

Applicant: 德克萨斯仪器股份有限公司

Inventor： J·A·韦斯特 ,  T·D·博尼费尔德 ,  Y·达科 ,  M·杉本

IPC: H01L27/06 ,  H01L29/94 ,  H01L49/02

Abstract: 一种微电子装置(100)包含具有上板(132)和下板(130)的高压部件(104)。在微电子装置的基底(102)的表面处，上板通过上板和低压元件(106)之间的主电介质(136)与下板隔离。下带隙电介质层(140)设置在上板和主电介质之间。下带隙电介质层包含折射率在2.11和2.23之间的氮化硅的至少一个子层(144)。下带隙电介质层围绕上板连续延伸超过上板。下带隙电介质层具有环绕上板的隔离断口(150)，该隔离断口距上板的距离是下带隙电介质层的厚度的至少两倍。

公开(公告)号：CN110911361A

公开(公告)日：2020-03-24

申请号：CN201910880419.3

申请日：2019-09-18

Applicant: 德克萨斯仪器股份有限公司

Inventor： A·波达尔 ,  T·D·博尼费尔德 ,  W·金 ,  V·K·阿罗拉

IPC: H01L23/31 ,  H01L23/495 ,  H01L23/498 ,  H01L21/56

Abstract: 本申请公开了高压引线上倒装芯片(FOL)封装。本文描述的是用于制造引线上倒装芯片(FOL)半导体封装(100)的技术或方法。引线框架(104)包括在表面上的边缘(114)，该边缘(114)具有提供径向和均匀电场分布的几何形状。通过沿半导体芯片(102)的有源侧放置形成的几何形状，存在于引线框架和半导体芯片之间的电场均匀地集中。

公开(公告)号：CN117810193A

公开(公告)日：2024-04-02

申请号：CN202311214653.5

申请日：2023-09-20

Applicant: 德克萨斯仪器股份有限公司

Inventor： J·A·韦斯特 ,  H-Y·周 ,  B·L·威廉姆斯 ,  T·D·博尼费尔德

IPC: H01L23/495 ,  H01L23/64 ,  H01L21/50 ,  H01L21/60

Abstract: 本申请公开了用于电流隔离器件的线键合部。一种微电子器件(100)包括电流隔离部件(102)，其具有：在基板(112)上方的下隔离元件(138)与连接到下隔离元件(138)的下键合焊盘(116)；在下隔离元件(138)上方的不延伸到下键合焊盘(116)的介电平台(118)；以及在介电平台(118)上方的上隔离元件(140)和上键合焊盘(122)。上键合焊盘(122)与下键合焊盘(116)横向分离隔离距离(142)。微电子器件(100)包括上键合焊盘(122)上的高电压线键合部(134)，其在竖直方向的10度内向上延伸大于隔离距离(142)的竖直距离(150)。微电子器件(100)进一步包括在下键合焊盘(116)上的低电压线键合部(132)，其具有直接在基板(112)的周边(120)上方的环高度(144)，该环高度小于低电压线键合部(132)的线直径(146)的5倍。

公开(公告)号：CN114451069A

公开(公告)日：2022-05-06

申请号：CN202080065845.2

申请日：2020-07-20

Applicant: 德克萨斯仪器股份有限公司

Inventor： J·A·韦斯特 ,  T·D·博尼费尔德

IPC: H05K1/00 ,  H01L23/00

Abstract: 一种集成电路(100D)包括半导体衬底(102)和位于半导体衬底上方的多个电介质层(122、128)，多个电介质层包括顶部电介质层(128D2)。金属板(132)位于顶部电介质层上方；金属环(120E)位于顶部电介质层上方并且基本上包围金属板(132)。保护涂层(141)覆盖金属环和金属板(132)。穿过保护涂层(141)形成沟槽开口(146)，沟槽开口(146)暴露了在金属板(132)和金属环(120E)之间的顶部电介质层(128D2)，沟槽开口(146)基本上包围金属板。

公开(公告)号：CN107615493A

公开(公告)日：2018-01-19

申请号：CN201680031278.2

申请日：2016-04-07

Applicant: 德克萨斯仪器股份有限公司

Inventor： R·塞尔瓦拉 ,  A·S·克马斯 ,  B·L·威廉姆斯 ,  T·D·博尼费尔德 ,  J·K·艾瑞诗

IPC: H01L29/94

CPC classification number: H01L29/0646 ,  H01L21/265 ,  H01L21/761 ,  H01L23/5223 ,  H01L23/5227 ,  H01L23/5286 ,  H01L24/05 ,  H01L27/0676 ,  H01L28/10 ,  H01L28/20 ,  H01L28/40 ,  H01L28/60 ,  H01L2224/48463

Abstract: 对于集成电路，描述的示例包括绝缘体结构(20)，该绝缘体结构(20)具有平行的导电元件(28a/28b)，该平行的导电元件(28a/28b)形成电容器或电感变压器，该电容器或电感变压器在半导体结构的上方，该半导体结构包括形成于第二导电类型的槽区(31t)内的第一导电类型的阱区(32w)。槽区由第一导电类型的掺杂区(32c，34)和掩埋掺杂层(36)包围，形成与衬底串联的二极管。串联二极管的结电容具有减少绝缘体处的寄生电容的效果。

公开(公告)号：CN115706095A

公开(公告)日：2023-02-17

申请号：CN202210965212.8

申请日：2022-08-12

Applicant: 德克萨斯仪器股份有限公司

Inventor： E·S·康斯特纳 ,  J·A·韦斯特 ,  T·D·博尼费尔德

IPC: H01L23/64

Abstract: 本申请公开了对加强型隔离技术的电流高压隔离能力增强。一种微电子装置(100)包括半导体衬底和衬底上方的高压隔离电容器(104)。电容器(104)包括衬底上方的底部电容器板。电介质层(122)在底部电容器板上方形成，包括顶部电介质层(122a)。在顶部电介质层(122a)上的高电介质层(140)至少包括第一子层(142)，该第一子层具有高于顶部电介质层(122a)的介电常数的第一介电常数。在底部电容器板上方的高电介质层(140)上形成顶部电容器板(132)。电场消减结构(150)围绕顶部电容器板(132)。电场消减结构(150)包括高电介质层(140)的从底部电容器板(132)的下角(133)向外延伸至少14微米的搁板(155)，以及高电介质层(140)中经过搁板(155)的隔离断口(152)，其中第一子层(142)从隔离断口(152)去除。

公开(公告)号：CN114628371A

公开(公告)日：2022-06-14

申请号：CN202111503142.6

申请日：2021-12-10

Applicant: 德克萨斯仪器股份有限公司

Inventor： K·德汉 ,  M·V·伊万诺夫 ,  T·B·弗利兹 ,  S·桑卡兰 ,  T·D·博尼费尔德

IPC: H01L23/64 ,  H03H7/01

Abstract: 本申请涉及谐振电感‑电容隔离数据通道。电子器件(100)具有衬底以及带有谐振电路的第一和第二金属化级。第一金属化级具有在衬底(101)的一侧上的第一介电层(102)，以及在第一介电层(102)上的第一金属层(103)。第二金属化级具有在第一介电层(102)和第一金属层(103)上的第二介电层(104)，以及在第二介电层(104)上的第二金属层(105)。电子器件(100)包括在第一金属层(103)中的第一极板(123、124、127、128)，和在第二金属层(105)中的与第一极板(123、124、127、128)隔开的第二极板(121、122、125、126)以形成电容器(C1、C2、C3、C4)。电子器件(100)包括绕组(131、132、133、134)，该绕组在第一和第二金属层(103、105)中的一个中并且联接到谐振电路中的第一和第二极板(123、124、127、128；121、122、125、126)中的一个。

公开(公告)号：CN202534641U

公开(公告)日：2012-11-14

申请号：CN200990100242.0

申请日：2009-05-12

Applicant: 德克萨斯仪器股份有限公司

Inventor： T·D·博尼费尔德 ,  G·P·莫里森 ,  R·邓恩 ,  S·S·肖汉 ,  M·穆尔图扎

IPC: H01L23/12 ,  H05K1/02 ,  A61B5/02

CPC classification number: H01L23/49575 ,  H01L23/481 ,  H01L23/49513 ,  H01L24/12 ,  H01L24/31 ,  H01L24/83 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13009 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16 ,  H01L2224/2518 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/83851 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/181 ,  H01L2924/19104 ,  H01L2924/00014 ,  H01L2924/0665 ,  H01L2924/00

Abstract: 本实用新型公开一种已封装电子器件，其包括具有引线框架的封装，该引线框架具有管芯焊盘和互相之间电隔离并且与该管芯焊盘电隔离的多个引线管脚；以及第一集成电路管芯，其以面朝上配置方式位于该引线框架上；该第一集成电路管芯包括：衬底，其具有顶部表面和底部表面；该顶部表面包括电路，该电路具有输入焊盘、输出焊盘、电源焊盘和地焊盘；以及具有导电材料的多个通孔，该多个通孔从该顶部表面穿过该衬底延伸到该底部表面。本实用新型公开的已封装的电子器件改善了地连接和热耗散。