具有高速能力的隔离通用串行总线中继器

    公开(公告)号:CN117203626A

    公开(公告)日:2023-12-08

    申请号:CN202280031149.9

    申请日:2022-05-02

    Abstract: 一种用于通用串行总线(USB)通信的隔离中继器(300)和对应的方法。隔离中继器在电流隔离屏障(315)的任一侧上包括耦合到一对外部端子(UDP、UDM;DDP、DDM)的前端电路系统(350、360)、适于在一个或多个FS隔离信道(DP_LR、DM_LR、DP_RL、DM_RL)上驱动和接收信号的全速(FS)收发器(310、340),以及适于在一个HS隔离信道(DHS_LR、DHS_RL)上驱动信号并在另一HS隔离信道(DHS_RL、DHS_LR)上接收信号的高速(HS)收发器。前端电路系统将接收到的与HS数据相对应的信号编码为双态信号,以用于在一个HS隔离信道上传输,并且将接收到的与HS信令相对应的信号编码为双态信号,以用于在FS隔离信道中的一个或多个上传输。隔离屏障另一侧上的前端电路系统对在一个或多个FS隔离信道上接收到的双态信号和在HS隔离信道上接收到的双态信号进行解码,以供在其外部端子处进行传输。

    串行总线中继器中的功率状态改变的检测

    公开(公告)号:CN117529696A

    公开(公告)日:2024-02-06

    申请号:CN202280040748.7

    申请日:2022-06-07

    Abstract: 总线中继器包括第一总线端口和第二总线端口、耦合到第一总线端口的第一端接电阻器网络、耦合到第二总线端口(端口2)的第二端接电阻器网络(692)以及耦合到第二总线端口(端口2)的功率状态改变检测电路(621)。功率状态改变检测电路(621)被配置为检测由耦合到第一总线端口的设备发起的功率状态改变。功率状态改变的检测包括确定第二总线端口(端口2)上的电压超过阈值。响应于检测到功率状态改变,功率状态改变检测电路(621)被配置为引起第一端接电阻器网络或第二端接电阻器网络(692)中的至少一个的配置的改变。

    具有集成PWM互锁保护的多通道数字隔离器

    公开(公告)号:CN116158003A

    公开(公告)日:2023-05-23

    申请号:CN202180060684.2

    申请日:2021-07-19

    Abstract: 一种多通道数字隔离器,其包括数字隔离器(120B)和互锁电路(250)。该隔离器包括具有发射器输出的发射器(305)、具有接收器输入和接收器输出的接收器(310)、耦合在发射器输出和接收器输入之间的隔离势垒(220)、以及具有缓冲器输入并且配置成输出隔离信号的输出缓冲器(360A)。发射器被配置成跨过隔离势垒传输输入信号。互锁电路具有耦合到接收器输出的互锁输入和耦合到缓冲器输入的互锁输出。互锁模块被配置成防止第一隔离信号和互补隔离信号之间的重叠有效状态。在一些实施方式中,数字隔离器还包括死区时间插入电路。

    具有FLL控制回路的FLL振荡器/时钟

    公开(公告)号:CN107112998B

    公开(公告)日:2020-09-15

    申请号:CN201580053823.3

    申请日:2015-10-09

    Abstract: 在所述示例中,FLL(锁频回路)振荡器/时钟发生器(100)包括自激振荡器(110),其产生具有FLL控制频fosc的FLL clk。FLL控制回路包括将fosc转换为电阻的开关电容器电阻器分压器(130),从而产生FLL反馈电压(Vfosc)以产生输入到振荡器(110)的回路控制信号(OSC cntrl)。作为响应,振荡器频率锁定FLL clk到fosc。在一个示例实施中,FLL(锁频回路)振荡器/时钟发生器(100)与扩频时钟(SSC)一起操作,扩频时钟(SSC)基于作为RC弛豫振荡器的负反馈而产生的截断RC转换电压提供三角SSC调制,其中截断基于作为RC弛豫振荡器的正反馈而产生的开关跳闸阈值电压。

    具有FLL控制回路的FLL振荡器/时钟

    公开(公告)号:CN107112998A

    公开(公告)日:2017-08-29

    申请号:CN201580053823.3

    申请日:2015-10-09

    Abstract: 在所述示例中,FLL(锁频回路)振荡器/时钟发生器(100)包括自激振荡器(110),其产生具有FLL控制频fosc的FLL clk。FLL控制回路包括将fosc转换为电阻的开关电容器电阻器分压器(130),从而产生FLL反馈电压(Vfosc)以产生输入到振荡器(110)的回路控制信号(OSC cntrl)。作为响应,振荡器频率锁定FLL clk到fosc。在一个示例实施中,FLL(锁频回路)振荡器/时钟发生器(100)与扩频时钟(SSC)一起操作,扩频时钟(SSC)基于作为RC弛豫振荡器的负反馈而产生的截断RC转换电压提供三角SSC调制,其中截断基于作为RC弛豫振荡器的正反馈而产生的开关跳闸阈值电压。

Patent Agency Ranking