形成器件图案的方法
    3.
    发明公开

    公开(公告)号:CN104714364A

    公开(公告)日:2015-06-17

    申请号:CN201410681509.7

    申请日:2014-11-24

    CPC classification number: H01L21/0337 B81C1/0046 G03F7/0002 H01L21/31144

    Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括:定义要在器件层中创建的器件图案;在器件层上形成牺牲层;识别压印模具,该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状;将压印模具均匀地推挤到牺牲层中,直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面;将压印模具从牺牲层移除;在由压印模具在牺牲层中创建的凹槽中形成硬掩模,硬掩模具有代表器件图案的图案;以及将硬掩模的图案转移到下面的器件层中。

    侧壁半导体晶体管及其制造方法

    公开(公告)号:CN1790738A

    公开(公告)日:2006-06-21

    申请号:CN200510114905.2

    申请日:2005-11-11

    CPC classification number: H01L29/785 H01L29/1083 H01L29/66795

    Abstract: 一种新颖晶体管结构及用于制造该结构的方法。该晶体管结构包括:(a)衬底;以及(b)在所述衬底上的半导体区域,栅极介质区域,和栅极区域,其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间,其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘,其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域,其中所述沟道区域夹在所述第一和第二源极/漏极区域之间,其中所述第一和第二源极/漏极区域与所述栅极区域对准,其中所述沟道区域和所述栅极介质区域(i)共享基本上垂直于所述衬底的上表面的界面表面,以及(ii)不共享基本上平行于所述衬底的上表面的任何界面表面。

    制造叠状电容器的方法和叠状电容器

    公开(公告)号:CN1155071C

    公开(公告)日:2004-06-23

    申请号:CN99110723.3

    申请日:1999-07-28

    CPC classification number: H01L27/10852 H01L28/82

    Abstract: 制造叠状电容器的方法,其包括下列步骤,提供具有穿过那里的具有导电通路的第1绝缘层,在第1绝缘层上形成第2绝缘层,在第2绝缘层中形成具有锥形侧壁的沟槽,在沟槽中和侧壁上形成第1电极,第1电极电连接导电通路,在第1电极上形成电介质层,在电介质层上形成第2电极。具有增加表面积的叠状电容器,包括在由电介质材料提供的沟槽中形成第1电极。第1电极具有形成第1电极圆锥形部分的锥形表面,第1电极接近电容性耦连存储节点。

    具有不同结晶取向的SOI器件

    公开(公告)号:CN100385647C

    公开(公告)日:2008-04-30

    申请号:CN200510125809.8

    申请日:2005-11-25

    CPC classification number: H01L29/78642 H01L27/10864 H01L27/1087

    Abstract: 一种在半导体衬底中形成具有沟槽电容器和垂直晶体管的存储单元的方法,包括以下步骤:提供具有下衬底和上半导体层的接合半导体晶片,下衬底具有平行于第一晶轴的[010]轴,上半导体层具有相对于所述晶轴成45度角的[010]轴,通过接合绝缘体层连接二者;蚀刻沟槽穿过所述上层和下衬底;扩展沟槽的下部,并且将沟槽的上部的截面由八边形转变至矩形,以致降低对在沟槽光刻与有源区光刻之间的对准误差的敏感性;可选方案利用具有由(111)晶体结构形成的下衬底和相同的上部的接合半导体晶片。应用包括垂直晶体管,其对在沟槽与用于有源区的光刻图形之间的未对准变得不敏感,具体为具有垂直晶体管的DRAM单元。

Patent Agency Ranking