-
公开(公告)号:CN101047230B
公开(公告)日:2010-07-28
申请号:CN200710089144.9
申请日:2007-03-20
Applicant: 国际商业机器公司
CPC classification number: H01L45/1675 , H01L45/06 , H01L45/122 , H01L45/1233 , H01L45/126 , H01L45/144
Abstract: 一种PCM单元结构,其包括第一电极、相变元件和第二电极,其中该相变元件被插入第一电极与第二电极之间,并且只有第一电极和第二电极之一的周界边沿与相变元件接触,从而减少相变元件与电极之一的接触面积,从而增加了经过相变元件的电流密度并且有效地以第一编程功率引起相变。
-
公开(公告)号:CN101099235A
公开(公告)日:2008-01-02
申请号:CN200580046544.0
申请日:2005-12-02
Applicant: 国际商业机器公司
IPC: H01L21/4763
CPC classification number: H01L21/76852 , H01L21/288 , H01L21/2885 , H01L21/76885 , H01L23/5226 , H01L23/53238 , H01L2924/0002 , H01L2924/00
Abstract: 一种制造互连的方法包括如下步骤:在介质材料中提供互连结构,凹进介质材料,以使互连结构的一部分在介质的上表面上延伸;以及在互连结构的延伸部分上沉积包覆层。
-
公开(公告)号:CN104714364A
公开(公告)日:2015-06-17
申请号:CN201410681509.7
申请日:2014-11-24
IPC: G03F7/00
CPC classification number: H01L21/0337 , B81C1/0046 , G03F7/0002 , H01L21/31144
Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括:定义要在器件层中创建的器件图案;在器件层上形成牺牲层;识别压印模具,该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状;将压印模具均匀地推挤到牺牲层中,直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面;将压印模具从牺牲层移除;在由压印模具在牺牲层中创建的凹槽中形成硬掩模,硬掩模具有代表器件图案的图案;以及将硬掩模的图案转移到下面的器件层中。
-
公开(公告)号:CN1790738A
公开(公告)日:2006-06-21
申请号:CN200510114905.2
申请日:2005-11-11
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/1083 , H01L29/66795
Abstract: 一种新颖晶体管结构及用于制造该结构的方法。该晶体管结构包括:(a)衬底;以及(b)在所述衬底上的半导体区域,栅极介质区域,和栅极区域,其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间,其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘,其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域,其中所述沟道区域夹在所述第一和第二源极/漏极区域之间,其中所述第一和第二源极/漏极区域与所述栅极区域对准,其中所述沟道区域和所述栅极介质区域(i)共享基本上垂直于所述衬底的上表面的界面表面,以及(ii)不共享基本上平行于所述衬底的上表面的任何界面表面。
-
公开(公告)号:CN1206721C
公开(公告)日:2005-06-15
申请号:CN00104745.0
申请日:2000-03-24
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L21/76 , H01L21/822 , H01L21/8242 , H01L27/04 , H01L27/108
CPC classification number: H01L27/10864 , H01L27/10861
Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。
-
公开(公告)号:CN1155071C
公开(公告)日:2004-06-23
申请号:CN99110723.3
申请日:1999-07-28
CPC classification number: H01L27/10852 , H01L28/82
Abstract: 制造叠状电容器的方法,其包括下列步骤,提供具有穿过那里的具有导电通路的第1绝缘层,在第1绝缘层上形成第2绝缘层,在第2绝缘层中形成具有锥形侧壁的沟槽,在沟槽中和侧壁上形成第1电极,第1电极电连接导电通路,在第1电极上形成电介质层,在电介质层上形成第2电极。具有增加表面积的叠状电容器,包括在由电介质材料提供的沟槽中形成第1电极。第1电极具有形成第1电极圆锥形部分的锥形表面,第1电极接近电容性耦连存储节点。
-
公开(公告)号:CN1272688A
公开(公告)日:2000-11-08
申请号:CN00104745.0
申请日:2000-03-24
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L21/76 , H01L21/822 , H01L21/8242 , H01L27/04 , H01L27/108
CPC classification number: H01L27/10864 , H01L27/10861
Abstract: 一种方法包括在半导体本体中形成沟槽电容。凹槽形成在电容的上面部分中。第一材料淀积在侧壁上和凹槽的底部上。第二材料淀积在第一材料上。掩膜提供在第二材料上。有选择地去掉部分的第二材料部分同时保留第一材料。有选择地去掉第一材料的暴露部分和半导体本体的下面部分。在半导体本体的去掉部分中形成绝缘区。在暴露的下面部分的半导体本体上刻蚀以形成浅沟槽。绝缘材料形成在浅沟槽中。这种方法允许较大的掩膜不对准裕度。
-
公开(公告)号:CN1223464A
公开(公告)日:1999-07-21
申请号:CN98122391.5
申请日:1998-12-04
Applicant: 国际商业机器公司
IPC: H01L21/3215 , H01L21/3115 , H01L21/82
CPC classification number: H01L21/28035 , H01L21/82345
Abstract: 提供一种双功函数的掺杂,通过至少各栅结构的一个侧壁,将具有各结构上的自对准绝缘层的所选数目的各栅结构掺杂为第一导电类型,从而提供栅结构阵列,由此使某些所说栅结构掺杂成第一导电类型,而另外一些栅结构掺杂成不同的第二导电类型。另外,提供一种栅结构阵列,使各栅结构含有于其上部的自对准的绝缘层,其中某些所说栅结构掺杂成第一导电类型,而另外一些栅结构掺杂成不同的第二导电类型。
-
公开(公告)号:CN100578810C
公开(公告)日:2010-01-06
申请号:CN200510115133.4
申请日:2005-11-10
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0843 , H01L21/26506 , H01L21/26586 , H01L29/6653 , H01L29/66628 , H01L29/66636 , H01L29/7834
Abstract: 一种新颖晶体管结构和用于制造该结构的方法。所述新颖晶体管结构包括第一和第二源极/漏极(S/D)区域,这些区域的上表面低于所述晶体管结构的沟道区域的上表面。用于制造所述晶体管结构的方法开始于平面半导体层和所述半导体层上的栅极叠层。接着,除去所述栅极叠层的相反侧上的所述半导体层的顶部区域。接着,掺杂所述除去的区域之下的区域,以形成所述晶体管结构的降低的S/D区域。
-
公开(公告)号:CN100385647C
公开(公告)日:2008-04-30
申请号:CN200510125809.8
申请日:2005-11-25
Applicant: 国际商业机器公司
CPC classification number: H01L29/78642 , H01L27/10864 , H01L27/1087
Abstract: 一种在半导体衬底中形成具有沟槽电容器和垂直晶体管的存储单元的方法,包括以下步骤:提供具有下衬底和上半导体层的接合半导体晶片,下衬底具有平行于第一晶轴的[010]轴,上半导体层具有相对于所述晶轴成45度角的[010]轴,通过接合绝缘体层连接二者;蚀刻沟槽穿过所述上层和下衬底;扩展沟槽的下部,并且将沟槽的上部的截面由八边形转变至矩形,以致降低对在沟槽光刻与有源区光刻之间的对准误差的敏感性;可选方案利用具有由(111)晶体结构形成的下衬底和相同的上部的接合半导体晶片。应用包括垂直晶体管,其对在沟槽与用于有源区的光刻图形之间的未对准变得不敏感,具体为具有垂直晶体管的DRAM单元。
-
-
-
-
-
-
-
-
-