-
公开(公告)号：CN104714364B
公开(公告)日：2019-03-01
申请号：CN201410681509.7
申请日：2014-11-24
IPC: G03F7/00
Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括：定义要在器件层中创建的器件图案；在器件层上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面；将压印模具从牺牲层移除；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
-
公开(公告)号：CN104714364A
公开(公告)日：2015-06-17
申请号：CN201410681509.7
申请日：2014-11-24
IPC: G03F7/00
CPC classification number: H01L21/0337 , B81C1/0046 , G03F7/0002 , H01L21/31144
Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括：定义要在器件层中创建的器件图案；在器件层上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面；将压印模具从牺牲层移除；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
-
公开(公告)号：CN102301480B
公开(公告)日：2015-07-22
申请号：CN200980155450.5
申请日：2009-12-11
Applicant: 国际商业机器公司
IPC: H01L29/06 , H01L21/336 , H01L29/78 , H01L29/786
CPC classification number: H01L29/0665 , B82Y10/00 , B82Y40/00 , H01L29/0673 , H01L29/42392 , H01L29/66439 , H01L29/66545 , H01L29/66772 , H01L29/66795 , H01L29/775 , H01L29/785 , H01L29/78696 , Y10S977/72 , Y10S977/742 , Y10S977/762 , Y10S977/938
Abstract: 提供了一种半导体结构，包括位于衬底表面上的多个垂直层叠并垂直隔开的半导体纳米线(例如，半导体纳米线网格)，每个垂直层叠并垂直隔开的半导体纳米线的一个末段连接到源极区，每个垂直层叠并垂直隔开的半导体纳米线的另一个末段连接到漏极区。包括栅绝缘体和栅导体的栅极区毗邻所述多个垂直层叠并垂直隔开的半导体纳米线，以及源极区和漏极区与栅极区自对准。
-
公开(公告)号：CN102301480A
公开(公告)日：2011-12-28
申请号：CN200980155450.5
申请日：2009-12-11
Applicant: 国际商业机器公司
IPC: H01L29/06 , H01L21/336 , H01L29/78 , H01L29/786
CPC classification number: H01L29/0665 , B82Y10/00 , B82Y40/00 , H01L29/0673 , H01L29/42392 , H01L29/66439 , H01L29/66545 , H01L29/66772 , H01L29/66795 , H01L29/775 , H01L29/785 , H01L29/78696 , Y10S977/72 , Y10S977/742 , Y10S977/762 , Y10S977/938
Abstract: 提供了一种半导体结构，包括位于衬底表面上的多个垂直层叠并垂直隔开的半导体纳米线(例如，半导体纳米线网格)，每个垂直层叠并垂直隔开的半导体纳米线的一个末段连接到源极区，每个垂直层叠并垂直隔开的半导体纳米线的另一个末段连接到漏极区。包括栅绝缘体和栅导体的栅极区毗邻所述多个垂直层叠并垂直隔开的半导体纳米线，以及源极区和漏极区与栅极区自对准。
-
-
-
Search Results
4
records
(took 0.038 seconds)
