-
公开(公告)号：CN104714364A
公开(公告)日：2015-06-17
申请号：CN201410681509.7
申请日：2014-11-24
IPC: G03F7/00
CPC classification number: H01L21/0337 , B81C1/0046 , G03F7/0002 , H01L21/31144
Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括：定义要在器件层中创建的器件图案；在器件层上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面；将压印模具从牺牲层移除；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
-
公开(公告)号：CN104714364B
公开(公告)日：2019-03-01
申请号：CN201410681509.7
申请日：2014-11-24
IPC: G03F7/00
Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括：定义要在器件层中创建的器件图案；在器件层上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面；将压印模具从牺牲层移除；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
-
公开(公告)号：CN101160655B
公开(公告)日：2010-05-19
申请号：CN200680012051.X
申请日：2006-04-07
Applicant: 国际商业机器公司
IPC: H01L21/8242 , H01L21/20
CPC classification number: H01L23/5223 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种镶嵌MIM电容器以及制造所述MIM电容器的方法。所述MIM电容器包括具有顶和底表面的介质层；所述介质层中的沟槽，所述沟槽从所述顶表面延伸到所述介质层的所述底表面；包括沿所述沟槽的底延伸并在所有侧壁上形成的保形导电衬里的MIM电容器的第一板，所述沟槽的所述底与所述介质层的所述底表面共面；在所述保形导电衬里的顶表面之上形成的绝缘层；以及包括与所述绝缘层直接物理接触的芯导体的MIM电容器的第二板，所述芯导体填充所述沟槽中未被所述保形导电衬里和所述绝缘层填充的空间。所述方法包括与镶嵌互连布线同时地形成所述MIM电容器的各部分。
-
公开(公告)号：CN1790738A
公开(公告)日：2006-06-21
申请号：CN200510114905.2
申请日：2005-11-11
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/1083 , H01L29/66795
Abstract: 一种新颖晶体管结构及用于制造该结构的方法。该晶体管结构包括：(a)衬底；以及(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，其中所述第一和第二源极/漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域(i)共享基本上垂直于所述衬底的上表面的界面表面，以及(ii)不共享基本上平行于所述衬底的上表面的任何界面表面。
-
公开(公告)号：CN1481025A
公开(公告)日：2004-03-10
申请号：CN03127506.0
申请日：2003-08-05
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L29/78 , H01L21/8238 , H01L21/28 , H01L21/336
CPC classification number: H01L21/823842
Abstract: 使用单一工艺流程在单一基片上作成有金属栅和多晶硅栅的晶体管的一种半导体结构(及其制作方法)。该方法在基片上形成栅介质层并在栅氧化层上形成金属籽层。将金属籽层图形化以在基片上的金属栅籽区中留下金属籽材料。将基片上的多晶硅层图形化为多晶硅结构。多晶硅结构的一部分在金属栅籽区上含牺牲多晶硅结构，多晶硅结构的其余部分含多晶硅栅。多晶硅栅的图形化在所有金属栅籽区上形成牺牲栅。形成侧墙隔层以及邻近多晶硅结构的源区和漏区。保护多晶硅栅，去除牺牲多晶硅结构，并把金属栅籽区进行镀敷以形成金属栅。侧墙隔层自对准金属栅。镀敷工艺形成纯金属金属栅。所有高于对所用金属有损坏的阈值温度的热处理都在镀敷工艺之前进行。
-
Patent Agency Ranking
公开(公告)号：CN102468300B
公开(公告)日：2014-12-10
申请号：CN201110343125.0
申请日：2011-10-27
Applicant: 国际商业机器公司
CPC classification number: H01L28/20 , H01L21/31116 , H01L21/31144 , H01L21/76808 , H01L21/76831 , H01L23/5228 , H01L23/5329 , H01L23/53295 , H01L28/24 , H01L2924/0002 , H01L2924/12044 , Y10T29/49082 , Y10T29/4913 , Y10T29/49155 , H01L2924/00
Abstract: 对互连级介电材料层和可丢弃介电材料层的堆叠进行构图以使得至少一个凹进区通过可丢弃介电材料层形成并且在互连级介电材料层的上部中形成。在所述至少一个凹进区中形成介电衬垫层和金属衬垫层。施加至少一种光致抗蚀剂以填充所述至少一个凹进区，并且对所述至少一种光致抗蚀剂进行光刻构图以形成在互连级介电材料层中的过孔腔和/或线腔。在移除所述至少一个光致抗蚀剂之后，利用至少一种金属材料填充所述至少一个凹进区、过孔腔和/或线腔，所述金属材料随后被平坦化以形成至少一个平面电阻器，该至少一个平面电阻器具有与金属线或金属过孔的顶部表面共面的顶部表面。
-
公开(公告)号：CN102468300A
公开(公告)日：2012-05-23
申请号：CN201110343125.0
申请日：2011-10-27
Applicant: 国际商业机器公司
CPC classification number: H01L28/20 , H01L21/31116 , H01L21/31144 , H01L21/76808 , H01L21/76831 , H01L23/5228 , H01L23/5329 , H01L23/53295 , H01L28/24 , H01L2924/0002 , H01L2924/12044 , Y10T29/49082 , Y10T29/4913 , Y10T29/49155 , H01L2924/00
Abstract: 对互连级介电材料层和可丢弃介电材料层的堆叠进行构图以使得至少一个凹进区通过可丢弃介电材料层形成并且在互连级介电材料层的上部中形成。在所述至少一个凹进区中形成介电衬垫层和金属衬垫层。施加至少一种光致抗蚀剂以填充所述至少一个凹进区，并且对所述至少一种光致抗蚀剂进行光刻构图以形成在互连级介电材料层中的过孔腔和/或线腔。在移除所述至少一个光致抗蚀剂之后，利用至少一种金属材料填充所述至少一个凹进区、过孔腔和/或线腔，所述金属材料随后被平坦化以形成至少一个平面电阻器，该至少一个平面电阻器具有与金属线或金属过孔的顶部表面共面的顶部表面。
-
公开(公告)号：CN101390203B
公开(公告)日：2012-03-21
申请号：CN200680012049.2
申请日：2006-04-07
Applicant: 国际商业机器公司
IPC: H01L21/4763
CPC classification number: H01L21/76849 , H01L21/76807 , H01L21/76814 , H01L21/76831 , H01L21/76843 , H01L2924/0002 , H01L2924/00
Abstract: 一种镶嵌布线及形成所述布线的方法。所述方法包括：在介质层的顶表面上形成掩模层；在所述掩模层中形成开口；在所述介质层未被所述掩模层保护处的所述介质层中形成沟槽；凹入在所述掩模层之下的所述沟槽的侧壁；在所述沟槽和所述硬掩模层的所有暴露的表面上形成保形导电衬里；使用芯导体填充所述沟槽；去除在所述介质层的所述顶表面之上延伸的所述导电衬里的部分并去除所述掩模层；以及在所述芯导体的顶表面上形成导电帽。所述结构包括导电衬里中的芯导体覆层和与未被所述导电衬里所覆盖的所述芯导体的顶表面接触的导电盖帽层。
-
公开(公告)号：CN101927978A
公开(公告)日：2010-12-29
申请号：CN201010204843.5
申请日：2010-06-11
Applicant: 国际商业机器公司
CPC classification number: B81C1/00698 , B81B2201/0292
Abstract: 本发明涉及具有平行板电极的自对准纳米尺寸器件。相连的深沟槽包括第一沟槽部分以及第二和第三沟槽部分，第一沟槽部分具有在第一平行侧壁的对之间的恒定宽度，第二和第三沟槽部分中的每一个具有大于第一沟槽部分的宽度且横向地连接到第一沟槽部分。采用非保形沉积工艺形成导电层，该导电层在相连的深沟槽部分内具有锥形的几何形状，以便在相连的深沟槽的底表面上不存在导电层。形成间隙填充层以填塞第一沟槽部分中的空间。将导电层构图成两个导电板，这两个导电板中的每一个具有位于第一沟槽部分内的锥形垂直部分。在去除了间隙填充层的剩余部分之后，形成了这样的器件，该器件在所述导电板的锥形垂直部分之间具有小间隔距离。
-
公开(公告)号：CN101110431A
公开(公告)日：2008-01-23
申请号：CN200710136085.6
申请日：2007-07-17
Applicant: 国际商业机器公司
CPC classification number: H01L23/481 , H01L21/76898 , H01L23/5227 , H01L28/10 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供了用于制造具有高Q芯片上电感器的半导体IC(集成电路)芯片的方法，所述电感器形成于芯片背面上并使用穿过晶片的互连连接到芯片正面上的集成电路。例如，具有背面集成电感器的半导体器件包括半导体衬底，所述衬底具有正面、背面和介于衬底背面和正面之间的掩埋绝缘层。在半导体衬底的正面上形成集成电路而在半导体衬底的背面上形成集成电感器。形成穿过掩埋绝缘层的互连结构，以连接集成电感器和集成电路。所述半导体衬底可以是SOI(绝缘体上硅)结构。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.027 seconds)
