-
公开(公告)号：CN104714364B
公开(公告)日：2019-03-01
申请号：CN201410681509.7
申请日：2014-11-24
IPC: G03F7/00
Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括：定义要在器件层中创建的器件图案；在器件层上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面；将压印模具从牺牲层移除；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
-
公开(公告)号：CN104714364A
公开(公告)日：2015-06-17
申请号：CN201410681509.7
申请日：2014-11-24
IPC: G03F7/00
CPC classification number: H01L21/0337 , B81C1/0046 , G03F7/0002 , H01L21/31144
Abstract: 本发明的实施例提供一种形成器件图案的方法。该方法包括：定义要在器件层中创建的器件图案；在器件层上形成牺牲层；识别压印模具，该压印模具在沿着其高度的一个位置具有代表器件图案的水平截面形状；将压印模具均匀地推挤到牺牲层中，直至压印模具的至少所述位置到达正在由压印模具推挤的牺牲层内的一水平面；将压印模具从牺牲层移除；在由压印模具在牺牲层中创建的凹槽中形成硬掩模，硬掩模具有代表器件图案的图案；以及将硬掩模的图案转移到下面的器件层中。
-
公开(公告)号：CN103887302B
公开(公告)日：2017-04-19
申请号：CN201310437086.X
申请日：2013-09-17
CPC classification number: H01L27/0248 , H01L21/26586 , H01L21/266 , H01L27/0255
Abstract: 一种用于在保护集成电路免受静电放电时使用的结二极管阵列可以被制作为包括各种尺寸的对称和/或不对称结二极管。二极管可以被配置为经由未封装的接触提供低电压和电流放电或者经由封装的接触提供高电压和电流放电。在制作结二极管阵列时使用倾斜注入允许使用单个硬掩模来注入多个离子种类。另外，可以为每个种类选择不同注入倾斜角度以及其它参数(例如注入能量、注入掩模厚度和掩模开口的尺度)以便精制注入区域的形状。如果希望则可以使用相同注入硬掩模在已经形成的二极管之间插入隔离区域。掩埋氧化物层可以用来防止掺杂物向衬底中扩散超出选择的深度。
-
公开(公告)号：CN103700616A
公开(公告)日：2014-04-02
申请号：CN201310364376.6
申请日：2013-08-19
IPC: H01L21/768 , H01L23/535
CPC classification number: H01L21/76816 , H01L21/76807 , H01L21/76831 , H01L21/76834 , H01L21/76838 , H01L21/76897 , H01L23/5226 , H01L23/5283 , H01L23/53295
Abstract: 在集成电路裸片中在裸片内堆叠的三个金属层中形成多个金属轨道。在中间金属层的金属轨道周围形成保护电介质层。保护电介质层充当硬掩模以在所述中间金属层以上和以下的金属层中的金属轨道之间限定接触过孔。
-
公开(公告)号：CN103887302A
公开(公告)日：2014-06-25
申请号：CN201310437086.X
申请日：2013-09-17
CPC classification number: H01L27/0248 , H01L21/26586 , H01L21/266 , H01L27/0255
Abstract: 一种用于在保护集成电路免受静电放电时使用的结二极管阵列可以被制作为包括各种尺寸的对称和/或不对称结二极管。二极管可以被配置为经由未封装的接触提供低电压和电流放电或者经由封装的接触提供高电压和电流放电。在制作结二极管阵列时使用倾斜注入允许使用单个硬掩模来注入多个离子种类。另外，可以为每个种类选择不同注入倾斜角度以及其它参数(例如注入能量、注入掩模厚度和掩模开口的尺度)以便精制注入区域的形状。如果希望则可以使用相同注入硬掩模在已经形成的二极管之间插入隔离区域。掩埋氧化物层可以用来防止掺杂物向衬底中扩散超出选择的深度。
-
Patent Agency Ranking
公开(公告)号：CN103700646A
公开(公告)日：2014-04-02
申请号：CN201310381645.X
申请日：2013-08-26
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L21/76834 , H01L21/76831 , H01L23/5226 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种针对先进后段制程的新颖封装多金属分支足部结构的系统和方法。在集成电路裸片中堆叠的多个金属间电介质层中形成多个金属轨道。在金属轨道周围形成薄保护电介质层。保护电介质层充当用于在金属间电介质层中的金属轨道之间限定接触过孔的硬掩摸。
-
公开(公告)号：CN103915375A
公开(公告)日：2014-07-09
申请号：CN201310433537.2
申请日：2013-09-16
IPC: H01L21/768 , H01L23/522 , H01L23/528
CPC classification number: H01L23/5384 , H01L21/76807 , H01L21/7682 , H01L21/76883 , H01L21/76885 , H01L21/76897 , H01L23/5222 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 通过组合大马士革工艺和减薄金属刻蚀来将金属互连形成在集成电路中。在电介质层中形成宽沟槽。在宽沟槽中沉积导电材料。在导电材料中刻蚀沟槽，以限定多个金属插塞，每个金属插塞包括被宽沟槽暴露出的相应的金属迹线。
-
公开(公告)号：CN203536430U
公开(公告)日：2014-04-09
申请号：CN201320583017.5
申请日：2013-09-16
IPC: H01L23/538
CPC classification number: H01L23/5384 , H01L21/76807 , H01L21/7682 , H01L21/76883 , H01L21/76885 , H01L21/76897 , H01L23/5222 , H01L23/5226 , H01L23/5283 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 根据本实用新型的一个方面，提供一种集成电路裸片，包括：半导体衬底；所述半导体衬底中的多个晶体管；位于所述半导体衬底之上的第一金属迹线和第二金属迹线；在所述第一金属迹线和所述第二金属迹线之上的第一金属间电介质层；在所述第一金属间电介质层中的第一孔隙；在所述第一孔隙中的导电材料；以及在所述导电材料中的第二孔隙，所述第二孔隙通过所述导电材料限定彼此隔离的第一导电插塞和第二导电插塞，所述第一导电插塞与所述第一金属迹线电接触，所述第二导电插塞与所述第二金属迹线电接触。
-
公开(公告)号：CN203503649U
公开(公告)日：2014-03-26
申请号：CN201320510434.7
申请日：2013-08-19
IPC: H01L23/535
CPC classification number: H01L21/76816 , H01L21/76807 , H01L21/76831 , H01L21/76834 , H01L21/76838 , H01L21/76897 , H01L23/5226 , H01L23/5283 , H01L23/53295
Abstract: 本实用新型的一个实施例涉及一种半导体器件，包括：衬底；在所述衬底上的第一金属轨道；在所述衬底和所述第一金属轨道上的第一金属间电介质层；在所述第一金属间电介质层上的第二金属轨道；封装所述第二金属轨道的电介质封装层；在所述第一金属间电介质层和所述电介质封装层上的第二金属间电介质层；以及在所述第一金属间电介质层和所述第二金属间电介质层中的过孔，所述第一金属间电介质层和所述第二金属间电介质层相对于所述电介质封装层选择性地可蚀刻，所述电介质封装层限定所述过孔的宽度。
-
公开(公告)号：CN203589026U
公开(公告)日：2014-05-07
申请号：CN201320587792.8
申请日：2013-09-17
IPC: H01L27/02
CPC classification number: H01L27/0248 , H01L21/26586 , H01L21/266 , H01L27/0255
Abstract: 本实用新型涉及一种用于集成电路的静电放电器件及二极管阵列。一种用于在保护集成电路免受静电放电时使用的结二极管阵列可以被制作为包括各种尺寸的对称和/或不对称结二极管。二极管可以被配置为经由未封装的接触提供低电压和电流放电或者经由封装的接触提供高电压和电流放电。在制作结二极管阵列时使用倾斜注入允许使用单个硬掩模来注入多个离子种类。另外，可以为每个种类选择不同注入倾斜角度以及其它参数(例如注入能量、注入掩模厚度和掩模开口的尺度)以便精制注入区域的形状。如果希望则可以使用相同注入硬掩模在已经形成的二极管之间插入隔离区域。掩埋氧化物层可以用来防止掺杂物向衬底中扩散超出选择的深度。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
