公开(公告)号：CN115669287A

公开(公告)日：2023-01-31

申请号：CN202180036597.3

申请日：2021-04-29

Applicant: 国际商业机器公司

Inventor： J.F.马尼斯卡科 ,  O.范德斯特拉滕 ,  本山幸一 ,  李忠贤 ,  金世荣

IPC: H10N70/20 ,  H10B63/00

Abstract: 本发明提供一种制造双镶嵌交叉条阵列的方法。该方法包括在衬底上形成底电极层以及在该底电极层上形成第一存储器器件。该方法还包括在第一存储器器件上形成双镶嵌结构，其中双镶嵌结构包括顶电极层和第一通孔，其中第一通孔形成于第一存储器器件与顶电极层之间。还提供了双镶嵌交叉条的实施例和用于禁用双镶嵌交叉条阵列的存储器器件的实施例。

公开(公告)号：CN119654980A

公开(公告)日：2025-03-18

申请号：CN202380057292.X

申请日：2023-08-07

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  N·A·兰兹罗 ,  本山幸一 ,  B·A·安德森 ,  M·瑞佐罗 ,  L·A·克莱文格

IPC: H10B61/00

Abstract: 提供了一种背侧接触结构，其将位于晶片背侧的MRAM的第一电极(52)直接连接到晶体管的源极/漏极结构(36)。背侧接触与晶体管的源极/漏极结构(36)以及MRAM的第一电极(52)自对准。MRAM和源极/漏极结构(36)之间的紧密接近增加了器件的速度。MRAM良率不会受到损害，因为不会发生背侧接触金属到MRAM上的重新溅射。

公开(公告)号：CN116601706A

公开(公告)日：2023-08-15

申请号：CN202180084132.5

申请日：2021-12-07

Applicant: 国际商业机器公司

Inventor： O·范德斯特拉滕 ,  本山幸一 ,  郑镇权 ,  J·马尼斯卡尔科 ,  杨智超

IPC: G11C11/16

Abstract: 一种存储装置及其形成方法，包括在导电结构上方的底部电极，该导电结构被嵌入在互连电介质材料中。位于所述底部电极上方的磁性隧道结堆叠由所述底部电极上方的磁性参考层、所述磁性参考层上方的隧道势垒层、以及所述隧道势垒层上方的横向凹陷的磁性自由层形成。侧壁间隔物围绕所述横向凹陷的磁性自由层，以用于限制由所述横向凹陷的磁性自由层和所述隧道势垒层形成的有源区。

公开(公告)号：CN116529874A

公开(公告)日：2023-08-01

申请号：CN202180069074.9

申请日：2021-10-27

Applicant: 国际商业机器公司

Inventor： J·F·马尼斯卡科 ,  郑镇权 ,  本山幸一 ,  O·范德斯特拉滕 ,  A·雷兹尼塞克

IPC: H01L23/48

Abstract: 一种柱凸块结构及其形成方法，包括在半导体衬底上形成覆盖衬里，接着形成包括贵金属的籽晶层。在籽晶层直接上方形成第一光致抗蚀剂层，随后在光致抗蚀剂层内形成第一多个开口。在第一多个开口的每一个内沉积第一导电材料以形成第一柱凸块。从半导体结构去除第一光致抗蚀剂层，随后去除从第一柱凸块向外延伸的籽晶层的部分，籽晶层的一部分保留在第一柱凸块下方。

公开(公告)号：CN119585844A

公开(公告)日：2025-03-07

申请号：CN202380055329.5

申请日：2023-07-17

Applicant: 国际商业机器公司

Inventor： J·李 ,  Y·米格诺特 ,  C·彭尼 ,  本山幸一

IPC: H01L21/033 ,  H01L21/768

Abstract: 提供了一种形成用于在间距加倍工艺中使用的芯轴的方法，其中金属硬掩模被插入在芯轴材料层和软掩模之间。金属硬掩模的插入允许更容易地将图案转印到芯轴材料层中，并且避免了在多图案化步骤期间遇到的许多问题。金属硬掩模的插入形成方形芯轴，该方形芯轴由于抗蚀刻的耐久性和湿剥离金属硬掩模的能力而具有平坦顶部。可以在图案转印到下面的芯轴材料层之前调整金属硬掩模，以提供比不执行这种调整的图案更小或更大的硬掩模图案。该方法还可用于保护选择性至关重要的下游非芯轴工艺。

公开(公告)号：CN116964736A

公开(公告)日：2023-10-27

申请号：CN202180083332.9

申请日：2021-11-11

Applicant: 国际商业机器公司

Inventor： 朴灿鲁 ,  本山幸一 ,  郑镇权 ,  崔起植 ,  杨智超

IPC: H01L23/522

Abstract: 自对准顶部过孔本发明的实施例包括一种用于制造半导体器件的方法和所得结构。在衬里上图案化芯轴，其中衬里位于半导体衬底上。在芯轴的侧壁上形成隔离物。在衬里的暴露表面上并且在隔离物之间的多个间隙内形成电介质材料线。去除芯轴。从隔离物之间的多个间隙中的至少一个间隙内去除电介质材料线中的至少一个电介质材料线。在每个间隙内形成导电金属。导电金属被图案化以形成金属互连线和过孔。去除多个隔离物和剩余的电介质材料线。

公开(公告)号：CN114127912A

公开(公告)日：2022-03-01

申请号：CN202080050904.9

申请日：2020-08-14

Applicant: 国际商业机器公司

Inventor： N·A·兰兹罗 ,  H·肖布哈 ,  黄淮 ,  王俊利 ,  本山幸一 ,  C·佩妮 ,  L·克莱文格

IPC: H01L21/768

Abstract: 提供了用于形成梯形互连的技术。在一个方面，一种用于形成互连结构的方法包括：在电介质中图案化具有V形轮廓的沟槽，V形轮廓具有圆形底部；使用PVD将衬垫沉积到沟槽中，PVD打开沟槽以在沟槽中产生梯形轮廓；相对于所述电介质选择性地从所述沟槽去除所述衬垫，由此在去除之后，具有所述梯形轮廓的所述沟槽保留在所述电介质中；将共形阻挡层沉积到具有所述梯形轮廓的所述沟槽中并对所述沟槽加衬；在所述共形阻挡层上沉积导体并填充具有所述梯形轮廓的所述沟槽；以及将所述导体和所述共形阻挡层向下抛光至所述电介质。还提供了一种互连结构。

公开(公告)号：CN119948619A

公开(公告)日：2025-05-06

申请号：CN202380068149.0

申请日：2023-08-29

Applicant: 国际商业机器公司

Inventor： 本山幸一 ,  谢瑞龙 ,  J·丘奇 ,  O·格鲁申克夫

IPC: H01L21/768 ,  H10D84/40

Abstract: 半导体器件及其制造方法包括衬底上的第一下部器件和第二下部器件。第一上部器件在第一下部器件之上，并且第二上部器件在第二下部器件之上。第一下部触点从第一上部器件上方的高度延伸，并且与第一下部器件的顶部表面和侧壁表面电接触。第二下部触点从第二上部器件上方的高度延伸，并且与第二下部器件的顶部表面和侧壁表面电接触。绝缘屏障位于第一下部触点和第二下部触点之间。

公开(公告)号：CN115066749A

公开(公告)日：2022-09-16

申请号：CN202180012703.4

申请日：2021-01-12

Applicant: 国际商业机器公司

Inventor： J·马尼斯卡尔科 ,  本山幸一 ,  O·范德斯特拉滕 ,  S·德夫里 ,  A·雷茨尼采克

IPC: H01L23/532

Abstract: 一种互连结构及其形成方法，包括在介电层内形成凹槽，并在凹槽内保形沉积阻挡层。在阻挡层上方形成注入钴的钌衬里，通过在第一衬里上方堆叠第二衬里来形成含钴的钌衬里，第一衬里位于阻挡层上方。第一衬里包括钌，而第二衬里包括钴。钴原子从第二衬里迁移到第一衬里，形成注入钴的钌衬里。在注入钴的钌衬里上方沉积导电材料以填充凹槽，随后沉积由钴制成的覆盖层。

公开(公告)号：CN107615480A

公开(公告)日：2018-01-19

申请号：CN201680031423.7

申请日：2016-05-27

Applicant: 国际商业机器公司

Inventor： B·D·布里格斯 ,  M·里佐罗 ,  L·克莱文杰 ,  本山幸一

IPC: H01L23/48 ,  H01L21/768

Abstract: 在形成包括被宽沟槽部分(52B)间隔开的窄沟槽部分(52A)的沟槽开口(52)并且在沟槽开口(52)的侧壁和底表面上形成第一扩散屏障层(62)和第一衬垫层(64)的堆叠之后，执行回流工艺以用第一传导材料层(66)填充窄沟槽部分(52A)而不填充宽沟槽部分(52B)。在第一衬垫层(64)的部分和被宽沟槽部分(52B)暴露的第一传导材料层(66)的末端上形成第二扩散屏障层(72)和第二衬垫层(74)的堆叠。沉积第二传导材料层(76)以填充宽沟槽部分(52B)。位于第一传导材料层(66)与第二传导材料层(76)之间的第二衬垫层(74)和第二扩散屏障层(72)的部分充当竖直阻挡边界以防止金属原子的电迁移。