-
-
公开(公告)号：CN116508136A
公开(公告)日：2023-07-28
申请号：CN202180077431.6
申请日：2021-11-25
Applicant: 国际商业机器公司
IPC: H01L21/336
Abstract: 一种半导体结构及其制造方法，包括：半导体衬底，具有最上表面；以及位于半导体衬底的最上表面上的鳍结构，鳍结构包括垂直于半导体衬底的最上表面延伸的n个第一区域以及在n个第一区域中的每个第一区域之间延伸并连接n个第一区域中的每个第一区域并且平行于半导体衬底的最上表面的n‑1个第二区域，其中，n≥3。
-
公开(公告)号：CN110520973B
公开(公告)日：2023-05-23
申请号：CN201880024368.8
申请日：2018-04-11
Applicant: 国际商业机器公司
IPC: H01L21/336
Abstract: 一种用于降低半导体结构的寄生电容的方法，包括在衬底上形成鳍片结构，在鳍片结构和衬底之间形成第一源极/漏极区，在鳍片结构附近形成第一间隔物，在第一源极/漏极区附近形成第二间隔物和使暴露区域中的第一源极/漏极区凹陷。该方法还包括在凹陷的第一源极/漏极区的暴露区域内形成浅沟槽隔离(STI)区，在STI区域上方沉积底部间隔物，在底部间隔物上方形成金属棚极堆叠，在金属栅极堆叠上沉积顶部间隔物，切割金属栅极堆叠，在鳍片结构上形成第二源极/漏极区；和形成触点，使得STI区在金属栅极堆叠和第一源极/漏极区之间延伸一段长度。
-
公开(公告)号：CN114641861A
公开(公告)日：2022-06-17
申请号：CN202080076297.3
申请日：2020-10-16
Applicant: 国际商业机器公司
IPC: H01L27/11 , H01L27/11517 , H01L27/11551 , G11C11/417
Abstract: 一种半导体器件，包括堆叠的晶体管存储器单元。所述堆叠的晶体管存储器单元包括含有多个底部晶体管的底部层级，所述多个底部晶体管包括至少一个非浮置晶体管和至少一个浮置晶体管。所述至少一个浮置晶体管具有与所述堆叠的晶体管存储器单元的其他晶体管电断开的至少一个端子。所述堆叠的晶体管存储器单元还包括含有至少一个顶部晶体管的顶部层级，以及交叉耦合部，所述交叉耦合部包括外延区域(epi)连接部和在所述顶部层级与所述底部层级之间的和栅极到epi连接部。
-
公开(公告)号：CN111418069A
公开(公告)日：2020-07-14
申请号：CN201880073344.1
申请日：2018-11-01
Applicant: 国际商业机器公司
IPC: H01L29/78
Abstract: 提供了用于增加Weff VFET器件的技术。在一个方面，一种形成鳍结构的方法包括：将硬掩模沉积到衬底上；将心轴材料沉积到所述硬掩模上；沿第一方向图案化所述心轴材料以形成第一心轴；在所述第一心轴旁边形成第一间隔物；在第一心轴之间形成第二心轴；沿垂直于所述第一方向的第二方向图案化所述第一心轴/所述第二心轴；在所述第一/第二心轴旁边形成垂直于所述第一间隔物的第二间隔物；选择性地移除所述第一/第二心轴，从而留下由所述第一/第二间隔物形成的阶梯形图案；将所述阶梯形图案转移到所述硬掩模，然后转移到所述衬底。还提供了一种形成VFET器件、VFET鳍结构和VFET器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN111316422A
公开(公告)日：2020-06-19
申请号：CN201880069329.X
申请日：2018-10-23
Applicant: 国际商业机器公司
IPC: H01L21/8234 , H01L29/66 , H01L29/78
Abstract: 提供了一种形成垂直传输鳍式场效应晶体管的方法。该方法包括在衬底上形成掺杂层，以及在掺杂层上形成多层鳍，其中多层鳍包括下修整层部分、上修整层部分以及在上下修整层部分之间的鳍状沟道部分。去除下修整层部分的一部分以形成下修整层柱，并且去除上修整层部分的一部分以形成上修整层柱。在上修整层柱附近形成上凹槽填充物，在下修整层柱附近形成下凹槽填充物。去除鳍状状沟道部分的一部分以在上修整层柱和下修整层柱之间形成鳍状状沟道柱。
-
公开(公告)号：CN118901101A
公开(公告)日：2024-11-05
申请号：CN202380028735.2
申请日：2023-03-07
Applicant: 国际商业机器公司
Abstract: 公开了一种系统的实施例。该系统包括半导体结构。半导体结构包括晶片、多个晶体管和设置在晶片背面上的磁阻随机存取存储器(MRAM)单元。晶体管设置在晶片的前端线(FEOL)上。MRAM单元通过设置在晶片背面上的触点连接到晶体管的源极‑漏极。晶体管通过至少一个触点与MRAM单元直接电接触。
-
公开(公告)号：CN111316422B
公开(公告)日：2023-06-20
申请号：CN201880069329.X
申请日：2018-10-23
Applicant: 国际商业机器公司
IPC: H01L21/8234 , H01L29/66 , H01L29/78
Abstract: 提供了一种形成垂直传输鳍式场效应晶体管的方法。该方法包括在衬底上形成掺杂层，以及在掺杂层上形成多层鳍，其中多层鳍包括下修整层部分、上修整层部分以及在上下修整层部分之间的鳍状沟道部分。去除下修整层部分的一部分以形成下修整层柱，并且去除上修整层部分的一部分以形成上修整层柱。在上修整层柱附近形成上凹槽填充物，在下修整层柱附近形成下凹槽填充物。去除鳍状状沟道部分的一部分以在上修整层柱和下修整层柱之间形成鳍状状沟道柱。
-
公开(公告)号：CN113228231A
公开(公告)日：2021-08-06
申请号：CN201980085874.2
申请日：2019-12-02
Applicant: 国际商业机器公司
IPC: H01L21/02
Abstract: 一种半导体结构，包括：衬底；垂直鳍状物，所述垂直鳍状物设置在所述衬底的顶表面上方；第一垂直传输场效应晶体管(VTFET)，所述第一垂直传输场效应晶体管围绕所述垂直鳍状物的第一部分设置在所述衬底的所述顶表面上方；隔离层，所述隔离层围绕所述垂直鳍状物的第二部分设置在所述第一VTFET上方；以及第二VTFET，所述第二VTFET围绕所述垂直鳍状物的第三部分设置在所述隔离层的顶表面上方。垂直鳍状物的第一部分包括具有第一晶体取向的第一半导体层，第一晶体取向为第一VTFET提供第一垂直传输沟道，所述垂直鳍状物的所述第二部分包括绝缘体，并且所述垂直鳍状物的所述第三部分包括具有第二晶体取向的第二半导体层，所述第二晶体取向提供用于所述第二VTFET的第二垂直传输沟道。
-
公开(公告)号：CN111418069B
公开(公告)日：2024-01-26
申请号：CN201880073344.1
申请日：2018-11-01
Applicant: 国际商业机器公司
IPC: H01L29/78
Abstract: 提供了用于增加Weff VFET器件的技术。在一个方面，一种形成鳍结构的方法包括：将硬掩模沉积到衬底上；将心轴材料沉积到所述硬掩模上；沿第一方向图案化所述心轴材料以形成第一心轴；在所述第一心轴旁边形成第一间隔物；在第一心轴之间形成第二心轴；沿垂直于所述第一方向的第二方向图案化所述第一心轴/所述第二心轴；在所述第一/第二心轴旁边形成垂直于所述第一间隔物的第二间隔物；选择性地移除所述第一/第二心轴，从而留下由所述第一/第二间隔物形成的阶梯形图案；将所述阶梯形图案转移到所述硬掩模，然后转移到所述衬底。还提供了一种形成VFET器件、VFET鳍结构和VFET器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.026 seconds)
